【技术实现步骤摘要】
形成三维集成布线结构的方法及其半导体结构本申请是申请日为2018年06月08日，专利技术名称为“形成三维集成布线结构的方法及其半导体结构”，申请号为201880005423.9的专利申请的分案申请。相关申请的交叉引用本申请要求享有于2017年8月31日提交的中国专利申请第201710774763.5号的优先权，其全部内容通过引用的方式并入本文中。
本公开内容的实施例涉及半导体制造技术的领域，尤其涉及用于形成3D集成布线结构(例如，存储结构)的方法。
技术介绍
通过改进工艺技术、电路设计、编程算法和制造工艺，可以将平面存储单元缩放到更小的尺寸。然而，随着存储单元的特征尺寸接近下限，平面工艺和制造技术变得具有挑战性且成本高。结果，平面存储单元的存储密度接近上限。3D存储架构可以解决平面存储单元中的密度限制。3D存储架构包括存储阵列和用于控制进出存储阵列的信号的周边组件。
技术实现思路
本公开披露了形成3D集成布线结构的方法及其半导体结构的实施例。首先接露的是一种形成3D...
【技术保护点】
1.一种用于形成3D集成布线结构的方法，包括：/n在第一衬底中形成电介质层；/n在所述第一衬底的正面上形成半导体结构，其中，所述半导体结构包括第一导电接触，其中，所述第一导电接触的第二端延伸穿过所述电介质层的正面；以及/n在所述第一衬底的背面形成第二导电接触，其中，所述第二导电接触延伸穿过所述电介质层的背面并连接到所述第一导电接触的所述第二端。/n
【技术特征摘要】
20170831 CN 20171077476351.一种用于形成3D集成布线结构的方法，包括：
在第一衬底中形成电介质层；
在所述第一衬底的正面上形成半导体结构，其中，所述半导体结构包括第一导电接触，其中，所述第一导电接触的第二端延伸穿过所述电介质层的正面；以及
在所述第一衬底的背面形成第二导电接触，其中，所述第二导电接触延伸穿过所述电介质层的背面并连接到所述第一导电接触的所述第二端。
2.根据权利要求1所述的方法，其中，所述半导体结构包括在所述电介质层上方的第一导电层，其中，所述第一导电接触的第一端连接到所述第一导电层。
3.根据权利要求1所述的方法，其中，所述电介质层的背面位于所述第一衬底的所述正面和所述背面之间，以及所述电介质层的正面与所述第一衬底的所述正面相对于所述第一衬底的所述背面位于相同高度；或者所述电介质层的背面位于所述第一衬底的所述正面和所述背面之间，以及所述电介质层的正面相对于所述第一衬底的所述背面高于所述第一衬底的所述正面；或者所述电介质层的背面与所述第一衬底的所述正面高度相同，以及所述电介质层的正面相对于所述第一衬底的所述背面高于所述第一衬底的所述正面。
4.根据权利要求1所述的方法，其中，所述第一导电接触的所述第二端形成在与所述电介质层的所述正面相同的高度处，或者形成在所述电介质层的所述正面和背面之间，或者形成在与所述电介质层的所述背面相同的高度处。
5.根据权利要求1所述的方法，还包括：在所述第二导电接触的侧壁和所述第一衬底之间设置绝缘层。
6.根据权利要求1所述的方法，还包括：在形成所述第二导电接触之前，执行减薄工艺以从所述第一衬底的所述背面减小所述第一衬底的厚度。
7.根据权利要求6所述的方法，还包括：在执行所述减薄工艺之后，在所述第一衬底的所述背面上形成第一钝化层。
8.根据权利要求1所述的方法，还包括：将第二衬底与所述半导体结构连接，使得所述半导体结构夹在所述第一衬底和所述第二衬底之间。
9.根据权利要求8所述的方法，其中，将所述第二衬底与所述半导体结构连接包括键合工艺，所述键合工艺包括黏合剂键合、阳极键合、直接晶圆键合、共晶键合、混合键合或其组合。
10.根据权利要求1所述的方法，还包括：在所述第一衬底的所述背面形成导电布线层，其中，所述导电布线层电连接到所述第二导电接触。
11.根据权利要求1所述的方法，其中，形成所述半导体结构包括形成多个3D存储结构。
12...
【专利技术属性】
技术研发人员：朱继锋，陈俊，胡思平，吕震宇，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北;42
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。