一种3D NAND存储器件的制造方法技术

本申请提供一种3D NAND存储器件的制造方法，在掩膜层上形成保护层，位于上层的保护层具有比下层的掩膜层更高的刻蚀选择比，因此掩膜层在图案化的过程中，保护层对掩膜图形的上部开口尺寸进行了限制，避免掩膜图形的上部开口被错误的扩大导致的掩膜图形不够准确的问题。之后，可以以掩膜层和保护层为掩蔽，刻蚀形成贯穿至导电层的导电层接触孔和/或贯穿至台阶结构的台阶接触孔，刻蚀形成的导电层接触孔和/或台阶接触孔也是准确的，由于保护层具有较高的刻蚀选择比，导电层接触图形和/或台阶接触图形更不易受损而变形，因此提高了接触孔的工艺质量，进而提高器件的工艺质量。

【技术实现步骤摘要】
一种3DNAND存储器件的制造方法
本专利技术涉及半导体器件及其制造领域，特别涉及一种3DNAND存储器件的制造方法。
技术介绍
NAND存储器件是具有功耗低、质量轻且性能佳的非易失存储产品，在电子产品中得到了广泛的应用。平面结构的NAND器件已近实际扩展的极限，为了进一步的提高存储容量，降低每比特的存储成本，提出了3DNAND存储器件。在3DNAND存储器件结构中，采用垂直堆叠多层栅极的方式，堆叠层的中心区域为核心存储区、边缘区域为台阶结构，核心存储区用于形成存储单元串，堆叠层中的导电层作为每一层存储单元的栅线，栅线通过台阶上的接触引出，从而实现堆叠式的3DNAND存储器件。在形成核心存储区的存储单元串以及台阶结构中的台阶结构后，可以覆盖介质层，并在介质层中刻蚀形成贯穿至存储单元串的导电层的导电层接触孔以及贯穿至台阶结构的台阶接触孔，在台阶接触孔和导电层接触孔中填充导电材料作为引出线，从而实现器件的保护，以及存储单元串和台阶上栅线的引出。台阶接触孔和导电层接触孔的工艺质量，往往会影响引出线的形状，严重时会导致不同引出线之间错误本文档来自技高网...

【技术保护点】
1.一种3D NAND存储器件的制造方法，其特征在于，包括：/n提供衬底，所述衬底上形成有绝缘层和栅极层交替层叠的堆叠层，所述堆叠层包括核心存储区以及台阶区，所述台阶区形成有台阶结构，所述台阶结构上形成有填充所述台阶区的第一介质层，所述核心存储区中形成有存储单元串，所述存储单元串上设置有导电层，所述第一介质层、核心存储区及导电层上设置有第二介质层；/n在所述第二介质层上依次形成掩膜层和保护层，所述保护层具有比所述掩膜层高的刻蚀选择比；/n对所述掩膜层和所述保护层进行图案化，以形成位于台阶区的台阶接触图形和/或位于核心存储区的导电层接触图形；/n以所述掩膜层和所述保护层为掩蔽，刻蚀形成贯穿至所述...

【技术特征摘要】
1.一种3DNAND存储器件的制造方法，其特征在于，包括：
提供衬底，所述衬底上形成有绝缘层和栅极层交替层叠的堆叠层，所述堆叠层包括核心存储区以及台阶区，所述台阶区形成有台阶结构，所述台阶结构上形成有填充所述台阶区的第一介质层，所述核心存储区中形成有存储单元串，所述存储单元串上设置有导电层，所述第一介质层、核心存储区及导电层上设置有第二介质层；
在所述第二介质层上依次形成掩膜层和保护层，所述保护层具有比所述掩膜层高的刻蚀选择比；
对所述掩膜层和所述保护层进行图案化，以形成位于台阶区的台阶接触图形和/或位于核心存储区的导电层接触图形；
以所述掩膜层和所述保护层为掩蔽，刻蚀形成贯穿至所述导电层的导电层接触孔和/或贯穿至台阶结构的台阶接触孔。


2.根据权利要求1所述的方法，其特征在于，所述掩膜层的材料为无定型碳，所述保护层的材料为氧化硅。


3.根据权利要求1所述的方法，其特征在于，所述保护层的厚度为100～500埃。


4.根据权利要求1-3任意一项所述的方法，其特征在于，所述台阶接触图形较所述导电层接触图形具有更大的尺寸。


5.根据权利要求4所述的方法，其特征在于，所述以所述掩膜层和所述保护层为掩蔽，刻蚀形成贯穿至所述导电层的导电层接触孔和/或贯穿至台阶结构的台阶接触孔的步骤，包括：
以所述掩膜层和所述保护层为掩蔽，对所述第二介质层进行刻蚀，以在所述第...

【专利技术属性】
技术研发人员：张文杰，阳叶军，姚森，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北;42