【技术实现步骤摘要】
三维存储器及其制作方法
本专利技术涉及半导体
，尤其涉及一种三维存储器及其制作方法。
技术介绍
现有的三维存储器包括衬底和位于衬底上的堆栈层，堆栈层中蚀刻纵向贯穿堆栈层并延伸至衬底内部的沟道孔和栅极线狭缝，在栅极线狭缝内形成共源极导电结构时，还需在共源极导电结构的周侧形成沉积层，在沟道孔内形成存储串沟道结构时，还需在存储串沟道结构靠近衬底的一侧形成外延层，使存储串沟道结构通过外延层和衬底与共源极导电结构电性连接。但是，随着堆栈层的层数越来越多，沟道孔和栅极线狭缝的深度越来越大，而沟道孔和栅极线狭缝的尺寸较小，沟道孔和栅极线狭缝中复杂的结构设计导致三维存储器制作困难，从而影响三维存储器的性能。
技术实现思路
本专利技术提供一种三维存储器及其制作方法，能够简化三维存储器的结构和制作工艺，提高三维存储器的性能。本专利技术提供了一种三维存储器，包括：堆栈层，包括多个纵向交替堆叠的栅极层和层间绝缘层，所述堆栈层包括存储阵列区，所述存储阵列区包括纵向贯穿所述存储阵列区的存储串沟道结构和栅...
【技术保护点】
1.一种三维存储器，其特征在于，包括：/n堆栈层，包括多个纵向交替堆叠的栅极层和层间绝缘层，所述堆栈层包括存储阵列区，所述存储阵列区包括纵向贯穿所述存储阵列区的存储串沟道结构和栅极线狭缝；/n位于所述堆栈层外围的贯穿阵列区，所述贯穿阵列区包括纵向贯穿所述贯穿阵列区的第一通道触点；/n形成于所述堆栈层顶部，并连接所述存储串沟道结构的半导体层，所述半导体层具有一共源极引出点；以及，/n形成于所述半导体层上方，并连接所述共源极引出点和所述第一通道触点的共源极导电结构。/n
【技术特征摘要】
1.一种三维存储器，其特征在于，包括：
堆栈层，包括多个纵向交替堆叠的栅极层和层间绝缘层，所述堆栈层包括存储阵列区，所述存储阵列区包括纵向贯穿所述存储阵列区的存储串沟道结构和栅极线狭缝；
位于所述堆栈层外围的贯穿阵列区，所述贯穿阵列区包括纵向贯穿所述贯穿阵列区的第一通道触点；
形成于所述堆栈层顶部，并连接所述存储串沟道结构的半导体层，所述半导体层具有一共源极引出点；以及，
形成于所述半导体层上方，并连接所述共源极引出点和所述第一通道触点的共源极导电结构。
2.根据权利要求1所述的三维存储器，其特征在于，所述共源极引出点位于所述栅极线狭缝的顶部，以与所述栅极线狭缝构成氢气通道。
3.根据权利要求1所述的三维存储器，其特征在于，所述共源极引出点包括N型掺杂区。
4.根据权利要求1所述的三维存储器，其特征在于，所述栅极线狭缝中填充有绝缘材料。
5.根据权利要求1所述的三维存储器，其特征在于，所述存储串沟道结构包括纵向延伸至所述半导体层的半导体沟道层，以及围绕所述半导体沟道层周侧设置的存储介质层。
6.根据权利要求1所述的三维存储器，其特征在于，所述半导体层还形成于所述贯穿阵列区的顶部，所述三维存储器还包括形成于所述半导体层上的绝缘层；
所述共源极导电结构形成于所述绝缘层上，且所述共源极导电结构的一端贯穿所述第一通道触点顶部的所述绝缘层和所述半导体层，与所述第一通道触点连接，另一端贯穿所述共源极引出点上的所述绝缘层，与所述共源极引出点连接。
7.根据权利要求6所述的三维存储器，其特征在于，所述三维存储器还包括覆盖在所述绝缘层和所述共源极导电结构上的阻挡层。
8.根据权利要求1所述的三维存储器，其特征在于，所述三维存储器还包括键合在所述堆栈层底部和所述贯穿阵列区底部的器件层；
所述器件层与所述堆栈层和所述贯穿阵列区键合，构成电性互连结构。
9.根据权利要求8所述的三维存储器，其特征在于，所述第一通道触点的底部还设有第一键合接口，所述器件层的顶部还设有第二键合接口；
所述第一键合接口与所述第二键合接口连接，使所述器件层、所述第二键合接口、所述第一键合接口、所述第一通道触点和所述共源极导电结构构成连接通路。
10.根据权利要求1所述的三维存储器，其特征在于，所述贯穿阵列区还包括位于所述第一通道触点背离所述堆栈层的一侧，且纵向贯穿所述贯穿阵列区的第二通道触点；
所述第二通道触点的顶部设有焊盘引出点。
11.一种三维存储器的制作方法，其特征在于...
【专利技术属性】
技术研发人员：张坤，吴林春，刘磊，周文犀，夏志良，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北;42
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。