修复电路和存储器制造技术

本实用新型专利技术公开了一种修复电路和存储器，涉及半导体存储器技术领域。修复电路配置于包括正常存储区域和冗余存储区域的存储器中，冗余存储区域包括与正常存储区域紧邻的目标修复单元，修复电路用于控制目标修复单元对正常存储区域中异常存储单元进行修复，该修复电路包括：第一控制电路，用于接收行地址中由低到高目标数量位的信号，对目标数量位的信号进行处理，得到控制结果并输出；其中，目标数量与目标修复单元中字线数量相关联；修复确定模块，与第一控制电路的输出端连接，用于接收控制结果，并结合控制结果输出是否执行修复操作的修复信号。本公开可以提高存储器的冗余存储区域的利用率。

【技术实现步骤摘要】
修复电路和存储器
本公开涉及半导体存储器
，具体而言，涉及一种修复电路和存储器。
技术介绍
对于DRAM(DynamicRandomAccessMemory，动态随机存取存储器)阵列，通常存在正常(normal)存储区域以及冗余(redundancy)存储区域。在正常存储区域的存储单元不能提供正常的读写或存储功能的情况下，可以利用冗余存储区的存储单元来替换这种异常的存储单元，以确保存储器工作正常。针对行冗余(rowredundancy)的情况，由于行敲打(rowhammer)的问题，冗余存储区域中距离正常存储区域最近的存储单元不能被使用，这就造成冗余存储区域资源的损失，降低了冗余存储区域的利用率。需要说明的是，在上述
技术介绍
部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
技术实现思路
本公开的目的在于提供一种修复电路和存储器，进而至少在一定程度上克服由于冗余存储区域距正常存储区域最近的存储单元不能被使用而影响冗余存储区域利用率的问题。根据本本文档来自技高网...

【技术保护点】
1.一种修复电路，配置于包括正常存储区域和冗余存储区域的存储器中，其特征在于，所述冗余存储区域包括与所述正常存储区域紧邻的目标修复单元，所述修复电路用于控制所述目标修复单元对所述正常存储区域中异常存储单元进行修复，所述修复电路包括：/n第一控制电路，用于接收行地址中由低到高目标数量位的信号，对所述目标数量位的信号进行处理，得到控制结果并输出；其中，所述目标数量与所述目标修复单元中字线数量相关联；/n修复确定模块，与所述第一控制电路的输出端连接，用于接收所述控制结果，并结合所述控制结果输出是否执行修复操作的修复信号。/n

【技术特征摘要】
1.一种修复电路，配置于包括正常存储区域和冗余存储区域的存储器中，其特征在于，所述冗余存储区域包括与所述正常存储区域紧邻的目标修复单元，所述修复电路用于控制所述目标修复单元对所述正常存储区域中异常存储单元进行修复，所述修复电路包括：
第一控制电路，用于接收行地址中由低到高目标数量位的信号，对所述目标数量位的信号进行处理，得到控制结果并输出；其中，所述目标数量与所述目标修复单元中字线数量相关联；
修复确定模块，与所述第一控制电路的输出端连接，用于接收所述控制结果，并结合所述控制结果输出是否执行修复操作的修复信号。


2.根据权利要求1所述的修复电路，其特征在于，所述修复确定模块包括：
比较电路，用于接收所述行地址中除所述目标数量位的信号之外其余位的信号，并接收熔丝地址，按位对所述其余位的信号与所述熔丝地址进行比较，得到多个比较结果并输出；
第二控制电路，与所述第一控制电路的输出端和所述比较电路的输出端连接，用于接收所述控制结果和所述多个比较结果，对所述控制结果和所述多个比较结果进行处理，输出是否执行修复操作的修复信号。


3.根据权利要求2所述的修复电路，其特征在于，第一控制电路包括：
所述目标数量个非门，各所述非门的输入端分别接收所述行地址中由低到高目标数量位的信号；
与非门，所述与非门的输入端分别与各所述非门的输出端连接，所述与非门的输出端与所述第二控制电路连接，用于输出所述控制结果。


4.根据权利要求3所述的修复电路，其特征在于，所述比较电路包括：
多个同或门，所述多个同或门的数量与所述行地址中除所述目标数量位的信号...

【专利技术属性】
技术研发人员：张良，
申请(专利权)人：长鑫存储技术上海有限公司，
类型：新型
国别省市：上海;31