降低晶体管的阈值电压的电路、放大器和NAND闪存制造技术

本发明专利技术公开了一种降低晶体管的阈值电压的电路、放大器和NAND闪存。该电路包括：反馈电路，反馈电路包括电压反馈输入端、第一衬底电压调整端和电压反馈输出端，电压反馈输入端与晶体管的第一端电连接，第一衬底电压调整端与晶体管的衬底端电连接；衬底电压调整电路，衬底电压调整电路包括第一基准电压输入端、比较电压输入端和第二衬底电压调整端，第一基准电压输入端与第一参考电压线电连接，比较电压输入端与电压反馈输出端电连接，第二衬底电压调整端与晶体管的衬底端电连接；衬底电压调整电路用于降低晶体管的衬底端的电压。本发明专利技术实现了采用较低的生产成本降低待调整晶体管的阈值电压的效果，提升了产品的竞争力。

Circuits, amplifiers and NAND flash memory to reduce the threshold voltage of transistors

【技术实现步骤摘要】
降低晶体管的阈值电压的电路、放大器和NAND闪存
本专利技术实施例涉及电子
，尤其涉及一种降低晶体管的阈值电压的电路、放大器和NAND闪存。
技术介绍
NAND-flash(NAND闪存)具有容量较大，改写速度快等优点，适用于大量数据的存储，因而在业界得到了越来越广泛的应用。然而，NAND工艺中晶体管的阈值电压较高，在低电压应用中过高的晶体管阈值电压使得晶体管的限制了很多模拟电路的使用和性能。在现有技术中，降低晶体管的阈值电压的方案为，采用更加精细的工艺手段，通过增加器件工艺的mask数量，调整工艺增加低阈值器件类型，这种方法可以直接解决低阈值器件的需求，然而采用该方案的生产成本高，降低了产品的竞争力。
技术实现思路
本专利技术提供一种降低晶体管的阈值电压的电路、放大器和NAND闪存，以采用较低的生产成本降低晶体管的阈值电压，提升产品的竞争力。第一方面，本专利技术实施例提供了一种降低晶体管的阈值电压的电路，该电路包括：反馈电路，所述反馈电路包括电压反馈输入端、第一衬底电压调整端和电压反馈输出端，所述电压反馈输入端与所述晶体管的第一端电连接，所述第一衬底电压调整端与所述晶体管的衬底端电连接；衬底电压调整电路，所述衬底电压调整电路包括第一基准电压输入端、比较电压输入端和第二衬底电压调整端，所述第一基准电压输入端与第一参考电压线电连接，所述比较电压输入端与所述电压反馈输出端电连接，所述第二衬底电压调整端与所述晶体管的衬底端电连接；所述衬底电压调整电路用于降低所述晶体管的衬底端的电压。可选地，所述反馈电路还包括：第一晶体管，所述第一晶体管的控制端与第二参考电压线电连接，第一端与第一电源线电连接，第二端与所述晶体管的第一端电连接，衬底端与所述晶体管的衬底端电连接。可选地，所述反馈电路还包括：第二晶体管，所述第二晶体管的第一端与所述晶体管的第一端电连接，控制端与第三参考电压线电连接，第二端与第二电源线电连接；第三晶体管，所述第三晶体管的第一端与所述第一晶体管的第二端电连接，控制端与第三参考电压线电连接，第二端与第二电源线电连接。可选地，所述衬底电压调整电路还包括：放大器，所述放大器的第一输入端与所述第一参考电压线电连接，第二输入端与所述电压反馈输出端电连接；源跟随器，所述源跟随器的第一电源输入端与第四参考电压线电连接，第二电源输入端与第二电源线电连接，电压输入端与所述放大器的输出端电连接，电压输出端与所述第二衬底电压调整端电连接。可选地，所述源跟随器包括：第四晶体管，所述第四晶体管的第一端与所述第四参考电压线电连接，控制端与所述放大器的输出端电连接，第二端与所述第二衬底电压调整端电连接；负载，所述负载的第一端与所述第二衬底电压调整端电连接，第二端与所述第二电源线电连接。第二方面，本专利技术实施例还提供了一种放大器，该放大器包括：放大器电路和如本专利技术任意实施例所述的降低晶体管的阈值电压的电路，所述降低晶体管的阈值电压的电路用于降低所述放大器电路中的晶体管的阈值电压。可选地，所述放大器电路包括：第五晶体管和第六晶体管，所述第五晶体管和所述第六晶体管的第二端均与第一电源线电连接；第七晶体管和第八晶体管，所述第五晶体管的第一端和控制端，以及所述第六晶体管的控制端均与所述第七晶体管的第二端电连接，所述第七晶体管的控制端作为所述放大器的输入端，所述第八晶体管的第二端与所述第六晶体管的第一端电连接，控制端与第二参考电压线电连接，所述第七晶体管的衬底端和所述第八晶体管的衬底端均与所述第一衬底电压调整端电连接；第九晶体管，所述第七晶体管的第一端和所述第八晶体管的第一端均与所述第九晶体管的第一端电连接，所述第九晶体管的第二端与所述电压反馈输入端电连接，控制端与第三参考电压线电连接。可选地，所述反馈电路包括：第十晶体管，所述第十晶体管的第二端与所述第一电源线电连接；第十一晶体管，所述第十晶体管的控制端和第二端均与所述第十一晶体管的第一端电连接，所述第十一晶体管的控制端与所述第二参考电压线电连接，衬底端与所述第一衬底电压调整端电连接，第二端与所述电压反馈输出端电连接；第十二晶体管，所述第十二晶体管的第一端与所述电压反馈输出端电连接，控制端与所述第三参考电压线电连接，第二端与所述电压反馈输入端电连接。可选地，所述第五晶体管、所述第六晶体管和所述第十晶体管为P型晶体管，所述第七晶体管、所述第八晶体管、所述第九晶体管、所述第十一晶体管和所述第十二晶体管为N型晶体管；或者，所述第五晶体管、所述第六晶体管和所述第十晶体管为N型晶体管，所述第七晶体管、所述第八晶体管、所述第九晶体管、所述第十一晶体管和所述第十二晶体管为P型晶体管。第三方面，本专利技术实施例还提供了一种NAND闪存，该NAND闪存包括：如本专利技术任意实施例所述的放大器。本专利技术实施例通过设置反馈电路和衬底电压调整电路，反馈电路为衬底电压调整电路提供待调整晶体管的第一端的电压，衬底电压调整电路动态调整待调整晶体管的衬底端的电压，根据晶体管的体效应，待调整晶体管的阈值电压降低。相比于现有技术，本专利技术实施例无需对待调整晶体管的工艺进行改进，以及反馈电路和衬底电压调整电路中的元器件采用成本较低的生产工艺即可实现，因此，本专利技术实施例实现了采用较低的生产成本降低待调整晶体管的阈值电压的效果，提升了产品的竞争力。附图说明图1为本专利技术实施例提供的一种降低晶体管的阈值电压的电路的电路图；图2为本专利技术实施例提供的另一种降低晶体管的阈值电压的电路的电路图；图3为本专利技术实施例提供的一种放大器的电路图；图4为本专利技术实施例提的另一种放大器的电路图。具体实施方式下面结合附图和实施例对本专利技术作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本专利技术，而非对本专利技术的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本专利技术相关的部分而非全部结构。图1为本专利技术实施例提供的一种降低晶体管的阈值电压的电路的电路图。参见图1，该电路适用于降低晶体管的阈值电压，该晶体管可以为放大器或者逻辑电路中的晶体管。该电路包括：反馈电路100和衬底电压调整电路200。反馈电路100包括电压反馈输入端101、第一衬底电压调整端102和电压反馈输出端103，电压反馈输入端101与晶体管的第一端电连接，第一衬底电压调整端102与晶体管的衬底端电连接。衬底电压调整电路200包括第一基准电压输入端201、比较电压输入端202和第二衬底电压调整端203，第一基准电压输入端201与第一参考电压线VREF1电连接，比较电压输入端202与电压反馈输出端103电连接，第二衬底电压调整端203与晶体管的衬底端电连接；衬底电压调整电路200用于降低晶体管的衬底端的电压。其中，晶体管为其他电路中需要降低阈值的晶体管，为了便于解释，以下称需要降低阈值的晶体管为待调整晶体管。反馈电路10本文档来自技高网...

【技术保护点】
1.一种降低晶体管的阈值电压的电路，其特征在于，包括：/n反馈电路，所述反馈电路包括电压反馈输入端、第一衬底电压调整端和电压反馈输出端，所述电压反馈输入端与所述晶体管的第一端电连接，所述第一衬底电压调整端与所述晶体管的衬底端电连接；/n衬底电压调整电路，所述衬底电压调整电路包括第一基准电压输入端、比较电压输入端和第二衬底电压调整端，所述第一基准电压输入端与第一参考电压线电连接，所述比较电压输入端与所述电压反馈输出端电连接，所述第二衬底电压调整端与所述晶体管的衬底端电连接；所述衬底电压调整电路用于降低所述晶体管的衬底端的电压。/n

【技术特征摘要】
1.一种降低晶体管的阈值电压的电路，其特征在于，包括：
反馈电路，所述反馈电路包括电压反馈输入端、第一衬底电压调整端和电压反馈输出端，所述电压反馈输入端与所述晶体管的第一端电连接，所述第一衬底电压调整端与所述晶体管的衬底端电连接；
衬底电压调整电路，所述衬底电压调整电路包括第一基准电压输入端、比较电压输入端和第二衬底电压调整端，所述第一基准电压输入端与第一参考电压线电连接，所述比较电压输入端与所述电压反馈输出端电连接，所述第二衬底电压调整端与所述晶体管的衬底端电连接；所述衬底电压调整电路用于降低所述晶体管的衬底端的电压。


2.根据权利要求1所述的降低晶体管的阈值电压的电路，其特征在于，所述反馈电路还包括：
第一晶体管，所述第一晶体管的控制端与第二参考电压线电连接，第一端与第一电源线电连接，第二端与所述晶体管的第一端电连接，衬底端与所述晶体管的衬底端电连接。


3.根据权利要求2所述的降低晶体管的阈值电压的电路，其特征在于，所述反馈电路还包括：
第二晶体管，所述第二晶体管的第一端与所述晶体管的第一端电连接，控制端与第三参考电压线电连接，第二端与第二电源线电连接；
第三晶体管，所述第三晶体管的第一端与所述第一晶体管的第二端电连接，控制端与第三参考电压线电连接，第二端与第二电源线电连接。


4.根据权利要求1所述的降低晶体管的阈值电压的电路，其特征在于，所述衬底电压调整电路还包括：
放大器，所述放大器的第一输入端与所述第一参考电压线电连接，第二输入端与所述电压反馈输出端电连接；
源跟随器，所述源跟随器的第一电源输入端与第四参考电压线电连接，第二电源输入端与第二电源线电连接，电压输入端与所述放大器的输出端电连接，电压输出端与所述第二衬底电压调整端电连接。


5.根据权利要求4所述的降低晶体管的阈值电压的电路，其特征在于，所述源跟随器包括：
第四晶体管，所述第四晶体管的第一端与所述第四参考电压线电连接，控制端与所述放大器的输出端电连接，第二端与所述第二衬底电压调整端电连接；
负载，所述负载的第一端与所述第二衬底电压调整端电连接，第二端与所述第二电源线电...

【专利技术属性】
技术研发人员：邵力，刘星，
申请(专利权)人：北京兆易创新科技股份有限公司，西安格易安创集成电路有限公司，
类型：发明
国别省市：北京;11