集成电路和半导体晶片制造技术

本公开的实施例涉及一种集成电路和半导体晶片。该集成电路包括存储器单元，该存储器单元包含反熔丝器件。该反熔丝器件包括状态晶体管，其具有控制栅级和被配置为浮置的第二栅极。选择性地断开控制栅级和第二栅极之间的介电层，以便在反熔丝器件上赋予击穿状态，其中第二栅极电耦合至控制栅级，用于存储第一逻辑状态。否则，反熔丝器件处于非被击穿状态，用于存储第二逻辑状态。

【技术实现步骤摘要】
集成电路和半导体晶片
实施例涉及集成电路，特别地，涉及集成的反熔丝器件，并且更特别地，涉及保护集成电路免受逆向工程，例如保护存储器-存储集成电路免受通过探针进行的攻击。
技术介绍
集成电路，特别是那些设置有包含敏感信息的存储器的集成电路，必须在最大可能的程度上被保护以免受逆向工程操作的影响，特别是免受那些旨在揭露存储数据的操作的影响。存储数据可以是例如二进制信息，并且可以被存储在包含两个端子的反熔丝器件上，反熔丝器件可以处于被击穿(或者接通)状态，以代表第一二进制值，或者处于非被击穿(或者断开)状态，以代表数据的第二二进制值。可能的攻击可以通过以下方式执行，在将集成电路减薄以尽可能地接近反熔丝器件后，以便测量反熔丝器件的两个端子之间的电阻，并且以这种方式得知其状态。存在允许减薄集成电路的操作被检测到并且在已经发生减薄操作的情况下使得存储的数据变得不可读的方案。虽然这些方案是有效的，但在某些情况下，它们可能很难实现或被绕过。需要制造一种技术上简单的反熔丝器件结构，特别地当其用于存储器单元时，其易于读取。
技术实现思路
本公开的目的是提供一种集成电路和半导体晶片，以至少部分地解决现有技术中存在的上述问题。根据一实施例，提出了一种新的反熔丝器件结构，其可以特别地用于数据存储，并且在逆向工程操作的背景下，最特别地是在具有矩阵架构的存储器模块的背景下，对其的分析是复杂的。根据一方面，提出了一种集成电路，其包括至少一个存储器单元，该至少一个存储器单元包括反熔丝器件，该反熔丝器件包括具有控制栅极和第二栅极的状态晶体管，该第二栅极被配置为处于浮置，以便在该反熔丝器件上赋予非击穿状态，或者电耦合至该控制栅极，以便在该反熔丝器件上赋予击穿状态。将反熔丝器件并入到双栅极状态晶体管结构(一种具有控制栅极和浮置栅极的结构)中在技术上是简单的，因为本实施例采用了现有的双栅极状态晶体管结构，并且仅需要位于两个栅极之间的介电层被击穿或者不被击穿。此外，将反熔丝器件与MOS晶体管组合有利地允许通过将晶体管偏置来读取反熔丝器件的状态，从而避免在第二栅极上形成触点。因此，攻击者不可能通过测量两个栅极之间的电阻来实现获知反熔丝器件的状态的目的。状态晶体管可以包括通过介电材料层分隔开的至少第一多晶硅区域和第二多晶硅区域，该第二栅极包括该第一多晶硅区域，并且该控制栅极包括该第二多晶硅区域，该反熔丝器件的该击穿状态导致该第一多晶硅区域和该第二多晶硅区域之间通过该介电材料层的电连接。集成电路可以包括导电连接元件，该导电连接元件包括电耦合到该第二栅极的第一端和位于该集成电路之外的自由的第二端。集成电路可以包括密封环，该密封环包括围绕该集成电路的整个外围延伸的金属迹线和过孔，该连接元件包括与所述密封环交叉的交叉部分，该第二端位于该密封环之外。该密封环有利地允许集成电路被保护，特别是在切割步骤期间。根据一个实施例，集成电路包括：半导体阱，其底部由掩埋半导体区域界定，并且包括绝缘的垂直电极，绝缘的垂直电极从该阱的上表面向下延伸到靠近该阱的底部的区域；重n掺杂区域，提供在该垂直电极和该掩埋半导体层之间的电连续性，所述垂直电极包括所述第一多晶硅区域并且形成第二栅极，该状态晶体管是垂直晶体管。存储器单元可以有利地根据矩阵架构进行互连，每个存储器单元包括存取晶体管，存取晶体管耦合在MOS晶体管和由所有存储器单元共用的读取线之间。针对要读取的存储器单元，需要所述存储器单元的存取晶体管处于导通并且线上的其他存取晶体管保持关断状态，以便避免寄生电流在读取线上传播以及篡改结果。因此，攻击者必须对线上的每个存取晶体管使用不同的探针，这使得当矩阵包括大量列(例如，大于10列左右)时，读取操作非常复杂或甚至是不可能的。多个存储器单元可以共享同一第一多晶硅区域。根据一方面，提出了一种半导体晶片，包括第一区，第一区包括如上定义的集成电路；所述第一区通过包括切割线的第二区彼此分隔开，其中至少一个集成电路的连接元件的第二端位于第二区中，使得该集成电路和该第二端位于对应切割线的两侧。因此，可以在切割集成电路的步骤之前经由连接元件对存储器单元进行编程。在切割操作期间，连接元件被隔断，使得第一多晶硅区域不再连接到固定电位。根据一方面，提出了一种用于对至少一个存储器单元编程的方法，该存储器单元包括如上定义的反熔丝器件，该方法包括：在控制栅极和第二栅极之间形成电连接，以便具有所述击穿状态的操作，或者将第二栅极置于浮置状态，以便具有所述非击穿状态的操作。对所述至少一个存储器单元编程的操作可以包括：经由连接元件将第二栅极的电位设置为第一参考电位的操作；施加或者不施加第二参考电位，以便分别将所述反熔丝器件置于击穿状态或者非击穿状态；以及切割所述连接元件，使得该连接元件的第二端自由的操作。根据一方面，提出了一种用于读取如上定义的集成电路的至少一个存储器单元的方法，其中对状态晶体管的控制栅极进行偏置，并且读取状态晶体管的漏极电流。读取到的低于阈值的漏极电流指示反熔丝器件的非击穿状态，并且读取到的高于所述阈值的漏极电流指示反熔丝器件的击穿状态。根据另一方面，提出了并入如上定义的集成电路的芯片卡。附图说明通过查看本技术的完全非限制性实施方式和实施例的详细描述以及附图，本技术的其他优点和特征将变得明显，其中：图1是半导体晶片的俯视图；图2是集成电路的示意性截面图；图3是图2的截面图；图4图示编程方法的步骤；图5图示单片化步骤；图6图示读取包含在存储器单元中的信息的操作；图7是从矩阵的连线的电气角度的局部示意图；图8图示使用垂直晶体管的备选实施例；以及图9图示包括集成电路的系统(例如芯片卡CP)。具体实施方式图1示出了从半导体晶片1(例如由硅制成)上方的视图。晶片1包括第一区Z1和第二区Z2，第一区Z1包含集成电路CI，第二区Z2将第一区Z1分隔开并且包含切割路径LD，晶片1将沿着切割路径LD被切割，以便单片化集成电路CI。切割半导体晶片的操作可以使用具有金刚石刀片的特定圆锯和/或使用切割激光来常规地执行。该操作是常规的并且本身是已知的。每个集成电路CI包括存储器模块MM，存储器模块MM包括多个存储器单元。密封环AT位于集成电路的外围，其有利地允许保护集成电路CI在切割晶片1的操作期间免受芯片、碎片或任何其他杂质的潜在传播的影响。该密封环AT还形成了阻止水汽侵入集成电路的互连部分(也被称为BEOL(后端制程)，涉及互连金属化层)的屏障，当该互连部分包括具有低介电常数的绝缘区域(低介电常数材料，低K材料)时，这是尤为有利的。集成电路CI完全可以包括多个密封环，以便进一步提升集成电路的密封性。每个集成电路CI包括至少一个连接元件LI，该连接元件从存储器模块MM延伸本文档来自技高网...

【技术保护点】
1.一种集成电路，其特征在于，包括至少一个存储器单元，其中所述至少一个存储器单元包括：/n反熔丝器件，包括具有控制栅极和第二栅极的状态晶体管，其中所述第二栅极被配置为相对所述控制栅极处于浮置，以便在所述反熔丝器件上赋予非击穿状态，或者其中所述第二栅极被配置为电耦合至所述控制栅极，以便在所述反熔丝器件上赋予击穿状态。/n

【技术特征摘要】
20180831 FR 18578401.一种集成电路，其特征在于，包括至少一个存储器单元，其中所述至少一个存储器单元包括：
反熔丝器件，包括具有控制栅极和第二栅极的状态晶体管，其中所述第二栅极被配置为相对所述控制栅极处于浮置，以便在所述反熔丝器件上赋予非击穿状态，或者其中所述第二栅极被配置为电耦合至所述控制栅极，以便在所述反熔丝器件上赋予击穿状态。


2.根据权利要求1所述的集成电路，其特征在于，所述状态晶体管包括：
第一多晶硅区域，其中所述第二栅极包括所述第一多晶硅区域；
第二多晶硅区域，通过介电材料层与所述第一多晶硅区域分隔开，其中所述控制栅极包括所述第二多晶硅区域；以及
其中所述反熔丝器件的所述击穿状态由穿过所述介电材料层在所述第一多晶硅区域和所述第二多晶硅区域之间的电连接形成。


3.根据权利要求1所述的集成电路，其特征在于，进一步包括导电连接元件，所述导电连接元件包括电耦合到所述第二栅极的第一端和延伸到所述集成电路的外围边缘的自由的第二端。


4.根据权利要求3所述的集成电路，其特征在于，包括密封环，所述密封环包括围绕所述集成电路的整个外围延伸的金属迹线和过孔，所述连接元件包括与所述密封环交叉的交叉部分，所述第二端位于所述密封环和所述外围边缘之间。


5.根据权利要求2所述的集成电路，其特征在于，进一步包括：
半导体阱，具有由掩埋半导体区域界定的底部；
绝缘的垂直电极，在所述半导体阱中，从所述半导体阱的上表面向下延伸到靠近所述半导体阱的所述底部的区域；
重n掺杂区域，提供在所述垂直电极和所述掩埋半导体区域之间的电连续性；
其中所述垂直电极包括所述第一多晶硅区域并且形成所述第二栅极，所述状态晶体管是垂直晶体管。


6.根据权利要求5所述的集成电路，其特征在于，进一步包括导电连接元件，所述导电连接元件包括电耦合到所述第二栅极的第一端和延伸到所述集成电路的外围边缘的自由的第二端。


7.根据权利要求6所述的集成电路，其特征在于，包括密封环，所述密封环包括围绕所述集成电路的整个外围延伸的金属迹线和过孔，所述连接元件包括与所述密封环交叉的交叉部分，所述第二端位于所述密封环和所述外围边缘之间。


8.根据权利要求1所述的集成电路，其特征在于，进一步包括存储器模块，所述存储器模块包括根据矩阵架构互连的多个存储器单元，其中每个存储器单元包括存取晶体管，所述存取晶体管被耦合在所述状态晶体管和由所有所述存储器单元共用的读取线之间。


9.根据权利要求8所述的集成电路，其特征在于，所述状态晶体管包括：
第一多晶硅区域，其中所述第二栅极包...

【专利技术属性】
技术研发人员：P·弗纳拉，F·马里内特，
申请(专利权)人：意法半导体鲁塞公司，
类型：新型
国别省市：法国;FR