半导体存储器单元和存储器电路制造技术

本公开涉及半导体存储器单元和存储器电路。一种方法可以用来对存储器单元进行不可逆地编程，存储器单元包括MOS晶体管，MOS晶体管具有通过沟道区域分离的第一源极/漏极区域和第二源极/漏极区域，沟道区域邻近栅极区域。方法包括沿第一源极/漏极区域的宽度施加电流，以使第一源极/漏极区域的电阻率不可逆地增加。

Semiconductor memory unit and memory circuit

【技术实现步骤摘要】
半导体存储器单元和存储器电路
本公开总体上涉及存储器电路，并且更具体地，涉及存储器单元。
技术介绍
只读存储器是具有只能被写入一次的内容的存储器。在这种类型的存储器中使用的存储器单元是不可逆编程存储器单元。将期望至少部分地改进已知的不可逆编程可编程存储器单元的某些方面。
技术实现思路
本公开的实施例涉及不可逆编程存储器单元的形成。一个实施例克服了已知的不可改变-可编程存储器单元的全部或部分缺点。在第一方面，提供了一种半导体存储器元件，其包括：沟道区域，布置在半导体主体中；栅极区域，覆在所述沟道区域上方；第一源极/漏极区域，与所述沟道区域邻近地布置在所述半导体主体中；第二源极/漏极区域，与所述沟道区域邻近地布置在所述半导体主体中，所述第一源极/漏极区域通过所述沟道区域与所述第二源极/漏极区域隔开；第一接触，与所述第一源极/漏极区域电接触；以及第二接触，与所述第一源极/漏极区域电接触并且与所述第一接触隔开，所述第一接触和所述第二接触被配置成使得通过在所述第一接触和所述第二接触之间施加电流，能够不可逆地增加所述第一源极本文档来自技高网...

【技术保护点】
1.一种半导体存储器元件，其特征在于，包括：/n沟道区域，布置在半导体主体中；/n栅极区域，覆在所述沟道区域上方；/n第一源极/漏极区域，与所述沟道区域邻近地布置在所述半导体主体中；/n第二源极/漏极区域，与所述沟道区域邻近地布置在所述半导体主体中，所述第一源极/漏极区域通过所述沟道区域与所述第二源极/漏极区域隔开；/n第一接触，与所述第一源极/漏极区域电接触；以及/n第二接触，与所述第一源极/漏极区域电接触并且与所述第一接触隔开，所述第一接触和所述第二接触被配置成使得通过在所述第一接触和所述第二接触之间施加电流，能够不可逆地增加所述第一源极/漏极区域的电阻率。/n

【技术特征摘要】
20181016 FR 18595601.一种半导体存储器元件，其特征在于，包括：
沟道区域，布置在半导体主体中；
栅极区域，覆在所述沟道区域上方；
第一源极/漏极区域，与所述沟道区域邻近地布置在所述半导体主体中；
第二源极/漏极区域，与所述沟道区域邻近地布置在所述半导体主体中，所述第一源极/漏极区域通过所述沟道区域与所述第二源极/漏极区域隔开；
第一接触，与所述第一源极/漏极区域电接触；以及
第二接触，与所述第一源极/漏极区域电接触并且与所述第一接触隔开，所述第一接触和所述第二接触被配置成使得通过在所述第一接触和所述第二接触之间施加电流，能够不可逆地增加所述第一源极/漏极区域的电阻率。


2.根据权利要求1所述的半导体存储器元件，其特征在于，通过在所述栅极区域的两个接触之间施加所述电流，能够不可逆地增加所述栅极区域的电阻率。


3.根据权利要求1所述的半导体存储器元件，其特征在于，所述电流大于阈值电流的两倍，在所述阈值电流处，所述第一源极/漏极区域的电阻率将不可逆地增加。


4.根据权利要求1所述的半导体存储器元件，其特征在于，通过在所述第一接触和所述第二接触之间施加电压，能够增加所述第一源极/漏极区域的电阻率。


5.根据权利要求4所述的半导体存储器元件，其特征在于，所述电压比控制电压大10％至20％，超过所述控制电压，所述第一源极/漏极区域的电阻率将进一步增加。


6.根据权利要求1所述的半导体存储器元件，其特征在于，所述第一接触和所述第二接触彼此隔开一距离，所述距离在所述第一源极/漏极区域的宽度的大约40％和50％之间。


7.根据权利要求1所述的半导体存储器元件，其特征在于，所述第一源极/漏极区域具有近似230nm的宽度，并且其中所述第一接触和所述第二接触间隔开近似100nm。


8.根据权利要求1所述的半导体存储器元件，其特征在于，进一步包括第三接触，所述第三接触与所述第二源极/漏极区域电接触，所述第三接触延伸所述第二源极/漏极区域的宽度的至少90％。


9...

【专利技术属性】
技术研发人员：P·加利，R·勒蒂克，
申请(专利权)人：意法半导体有限公司，
类型：新型
国别省市：法国;FR