【技术实现步骤摘要】
【国外来华专利技术】半导体装置及其制造方法对关联申请的相互参照本申请基于2017年9月14日申请的日本专利申请号2017－176776号，在此通过参考而引入其记载内容。
本公开涉及半导体装置及其制造方法，尤其适合应用于采用了碳化硅(以下称为SiC)等宽带隙半导体的半导体元件及其制造方法。
技术介绍
以往，在具有形成MOSFET等半导体元件的单元区域和将单元区域包围的外周区域的半导体装置中，在外周区域具备用于提高元件耐压的外周耐压构造。作为该外周耐压构造，可以列举保护环构造。保护环构造通过以与在单元区域的周围形成的凹部的底面接触的方式形成p型保护环而构成，成为以包围单元区域的方式将多个p型保护环配置为同心状的构造。通过具备这样的保护环构造，能够使等电位线从单元区域朝向外周区域伸展，并在保护环构造中逐渐终止，因此能够实现由电场集中的缓和带来的耐压提高。另一方面，在专利文献1中，提出了在半导体装置中能够实现形成于单元区域的MOSFET的导通电阻的降低的构造。在该半导体装置中，在n-型层的表层部形成了成为电场缓和层的下部的p型高...
【技术保护点】
1.一种半导体装置，具有形成有半导体元件(100)的单元区域(RC)和将该单元区域的外周包围的外周区域(RO)，其特征在于，/n具有：/n基板(1)，具有表面和背面，由第1导电型或第2导电型的半导体构成；/n第1导电型层(2、60)，形成在上述基板的表面上，由杂质浓度比上述基板低的第1导电型的半导体构成；/n第1电极(9)，相对于上述基板而言形成在隔着上述第1导电型层的相反侧，设置于上述半导体元件；以及/n第2电极(10)，形成在上述基板的背面侧，设置于上述半导体元件，/n在上述外周区域，设置有：/n线状的第2导电型的保护环(21)，形成在上述第1导电型层的表层部中的从该第...
【技术特征摘要】
【国外来华专利技术】20170914 JP 2017-1767761.一种半导体装置，具有形成有半导体元件(100)的单元区域(RC)和将该单元区域的外周包围的外周区域(RO)，其特征在于，
具有：
基板(1)，具有表面和背面，由第1导电型或第2导电型的半导体构成；
第1导电型层(2、60)，形成在上述基板的表面上，由杂质浓度比上述基板低的第1导电型的半导体构成；
第1电极(9)，相对于上述基板而言形成在隔着上述第1导电型层的相反侧，设置于上述半导体元件；以及
第2电极(10)，形成在上述基板的背面侧，设置于上述半导体元件，
在上述外周区域，设置有：
线状的第2导电型的保护环(21)，形成在上述第1导电型层的表层部中的从该第1导电型层的表面离开了的位置，被设为将上述单元区域包围的多个框形状；以及
层间绝缘膜(10)，形成于上述第1导电型层的表面。
2.如权利要求1所述的半导体装置，其特征在于，
在上述第1导电型层中，包括：
第1层(2)，形成在上述基板的表面上并且在表层部形成有上述保护环；以及
第2层(60)，形成在上述保护环以及上述第1层之上并且第1导电型杂质浓度高于上述第1层。
3.如权利要求2所述的半导体装置，其特征在于，
上述半导体元件是MOSFET，
上述MOSFET包括：
第2导电型的基体区域，形成在上述第2层之上，
第1导电型的源极区域(4)，形成在上述基体区域之上，第1导电型杂质浓度高于上述第1层，
沟槽栅构造，在从上述源极区域的表面起形成得比上述基体区域深的栅极沟槽(6)内具备将该栅极沟槽的内壁面覆盖的栅极绝缘膜(7)和配置在该栅极绝缘膜之上的栅极电极(8)；
上述层间绝缘膜，将上述栅极电极及上述栅极绝缘膜覆盖并且形成有接触孔；
源极电极(9)，通过上述接触孔而与上述源极区域及上述基体区域电连接，相当于上述第1电极；以及
漏极电极(11)，形成在上述基板的背面侧，相当于上述第2电极，
上述第2层构成电流分散层。
4.一种半导体装置的制造方法，该半导体装置具有形成有半导体元件(100)的单元区域(RC)和将该单元区域的外周包围的外周区域(RO)，该半导体装置的制造方法的特征在于，
包括如下步骤：
在具有表面和背面的由第1导电型或第2导电型的半导体构成的基板(1)之上形成第1导电型层(2、60)，该第1导电型层(2、60)由杂质浓度比上述基板低的第1导电型的半导体构成；
在上述第1导电型层之上形成由第2导电型的半导体构成的基体区域(3)；
在上述基体区域之上形成由第1导电型的半导体构成的源极区域(4)，该源极区域(4)的第1导电型杂质浓度比上述第1导电型层高；
在上述单元区域，形成从上述源极区域的表面起贯通上述基体区域而到达上述第1导电型层的栅极沟槽(6)之后，在该栅极沟槽内形成栅极绝缘膜(7)，并且在上述栅极绝缘膜之上形成栅极电极(8)，从而形成沟槽栅构造；
在上述外周区域，形成贯通上述源极区域以及上述基体区域而到达上述第1导电型层的凹部(20)；
形成将上述沟槽栅构造、上述源极区域以及上述基体区域覆盖并且将上述凹部内覆盖的层间绝缘膜(10)；
在上述单元区域，在上述层间绝缘膜中形成接触孔之后，形成通过该接触孔而与上述源极区域以及上述基体区域电连接的源极电极(9)；以及
在上述基板的背面侧形成漏极电极(11)，
该半导体装置的制造方法还包括如下步骤：
在形成上述基体区域之前，在上述单元区域中，对上述第1导电型层离子注入第2导电型杂质，从而形成到达上述第1导电型层的表面的第2导电型的深层(5)；以及
在形成上述基体区域之前，在上述外周区域中，对上述第1导电型层离子注入第2导电型杂质，从而在从上述第1导电型层的表面离开了的深度的位置，形成线状的第2导电型的保护环(21)，该线状的第2导电型的保护环(21)被设为将上述单元区域包围的框形状。
5.如权利要求4所述的半导体装置的制造方法，其特征在于，
形成上述深层的步骤包括如下步骤：
对于上述第1导电型层，在从该第1导电型层的表面离开了的深度的位置离子注入第2导电型杂质，从而与形成上述保护环同时地形成上述深层的下部(5a)；以及
对于上述第1导电型层离子注入第2导电型杂质，从而形成与上述下部连结并且到达该第1导电型层的表面的上述深层的上部(5b)。
6.如权利要求4所述...
【专利技术属性】
技术研发人员：登尾正人，石子雅康，斋藤顺，
申请(专利权)人：株式会社电装，
类型：发明
国别省市：日本;JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。