半导体结构及其制作方法技术

本发明专利技术公开一种半导体结构及其制作方法，其中该半导体结构包含一基底、多个相互平行的鳍部从该基底凸出且由沟槽所分隔、以及一元件隔离层位于两个该鳍部之间的该沟槽之上，其中该沟槽具有位于中央的第一沟槽以及位于该第一沟槽两侧的两个第二沟槽，该第一沟槽的深度低于该第二沟槽的深度，且该元件隔离层具有一顶面、一第一凹槽以及一第二凹槽，而该鳍部从该顶面凸出，该第二凹槽的底面低与第一凹槽的底面。

Semiconductor structure and its fabrication method

【技术实现步骤摘要】
半导体结构及其制作方法
本专利技术涉及一种半导体结构有关，更确切地说，其涉及一种具有特殊元件隔离层的半导体结构及其形成方法。
技术介绍
现今的金属氧化物半导体场效晶体管(metal-Oxide-SemiconductorField-EffectTransistor,MOSFET)是一种广泛使用在模拟电路与数字电路的场效晶体管，其不论在使用面积、操作速度、耗损功率、以及制造成本等方面都比以往的双载流子晶体管(BipolarJunctionTransistor,BJT)更具优势，故获得业界广泛应用。互补式金属氧化物半导体(complementaryMOS,CMOS)则是在硅质晶片上同时制作出NMOS(n-typeMOSFET)和PMOS(p-typeMOSFET)的基本元件，由于NMOS与PMOS在物理特性上为互补性，因此被称为CMOS。CMOS制作工艺可用来制作电子产品的静态随机存取存储器、微控制器、微处理器与其他数字逻辑电路系统。此外，由于其技术特性，使它也可以用于光学仪器的制作上，例如互补式金属氧化物半影像感测器(CMOSimagesenso本文档来自技高网...

【技术保护点】
1.一种半导体结构，其特征在于，包含：/n基底；/n多个相互平行的鳍部，从该基底凸出且由沟槽所分隔；以及/n元件隔离层，位于两个该鳍部之间的该沟槽之上，其中该沟槽具有位于中央的第一沟槽以及位于该第一沟槽两侧的两个第二沟槽，该第一沟槽的深度低于该第二沟槽的深度，且该元件隔离层具有顶面、第一凹槽以及第二凹槽，其中该鳍部从该顶面凸出，该第二凹槽的底面低于该第一凹槽的底面。/n

【技术特征摘要】
1.一种半导体结构，其特征在于，包含：
基底；
多个相互平行的鳍部，从该基底凸出且由沟槽所分隔；以及
元件隔离层，位于两个该鳍部之间的该沟槽之上，其中该沟槽具有位于中央的第一沟槽以及位于该第一沟槽两侧的两个第二沟槽，该第一沟槽的深度低于该第二沟槽的深度，且该元件隔离层具有顶面、第一凹槽以及第二凹槽，其中该鳍部从该顶面凸出，该第二凹槽的底面低于该第一凹槽的底面。


2.如权利要求1所述的半导体结构，其中该第一凹槽与该第二凹槽相接。


3.如权利要求2所述的半导体结构，其中两个该鳍部之间依序包含该顶面、该第一凹槽、该第二凹槽、以及该顶面。


4.如权利要求1所述的半导体结构，其中该基底上界定有相邻的n通道型区域与p通道型区域，该n型通道区域包含多个p型掺杂的该鳍部，该p型通道区域包含n型掺杂的该鳍部。


5.如权利要求4所述的半导体结构，其中该元件隔离层位于相邻的一该p型掺杂的鳍部与一该n型掺杂的鳍部之间。


6.如权利要求5所述的半导体结构，其中相邻的该n型掺杂的鳍部之间的该沟槽为第三沟槽，该第三沟槽的深度与该第二沟槽的深度相同。


7.如权利要求5所述的半导体结构，还包含外延结构分别形成在该n型掺杂的鳍部与该p型掺杂的鳍部上。


8.如权利要求7所述的半导体结构，其中形成在该n型掺杂的鳍部上的外延结构的材质为磷化硅(SiP)或碳化硅(SiC)，形成在该p型掺杂的鳍部上的外延结构的材质为硅锗(SiGe)。


9.如权利要求7所述的半导体结构，其中该元件隔离层位于相邻的一形成在该n型掺杂的鳍部上的外延结构与一形成在该p型掺杂的鳍部上的外延结构之间。


10.如权利要求7所述的半导体结构，还包含顶盖层(cappinglayer)，形成在该n型掺杂的鳍部上的外延结构上，其中该顶盖层封住相邻的该n型掺杂的鳍部上的外延结构之间的开口。


11.一种半导体结构的制作方法，包含：
提供基底，其中该基底上...

【专利技术属性】
技术研发人员：王智亿，许田昇，邱诚朴，王尧展，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：中国台湾;71