MOS晶体管偏移消除差分电流锁存感测放大器制造技术

提供了用于感测差分电压的金属氧化物半导体(MOS)晶体管偏移消除(OC)零感测(ZS)死区电流锁存感测放大器(SA)(CLSA)(OCZS‑SA)。OCZS‑SA被配置为利用较小的感测放大器偏移电压来放大所接收的差分数据和参考输入电压，以在存储器位单元的不同存储状态之间提供较大的感测裕度。OCZS‑SA被配置为消除输入和补充输入晶体管的偏移电压，并且在感测阶段保持输入和补充输入晶体管处于其激活状态，使得当它们的栅极到源极电压(Vgs)低于它们各自的阈值电压时，不会在它们的“死区”中执行感测。在其他方面，感测放大器电容器被配置为在电压捕获阶段期间直接存储输入和补充输入晶体管的栅极处的数据和参考输入电压，以避免否则将利用附加感测电容器电路消耗的附加布局面积。

MOS transistor offset elimination differential current latch sense amplifier

【技术实现步骤摘要】
【国外来华专利技术】MOS晶体管偏移消除差分电流锁存感测放大器相关申请的交叉引用本申请要求于2016年9月23日提交的题为“METAL-OXIDESEMICONDUCTOR(MOS)TRANSISTOROFFSET-CANCELLING(OC),ZERO-SENSING(ZS)DEADZONE,CURRENT-LATCHEDSENSEAMPLIFIERS(SAs)(CLSAs)(OCZS-SAs)FORSENSINGDIFFERENTIALVOLTAGES”的美国专利申请序列号15/274,034的优先权，其全部内容通过引用并入本文。
本公开的技术总体上涉及磁性随机存取存储器(MRAM)，该磁性随机存取存储器(MRAM)包括用于根据磁隧道结(MTJ)存储元件的磁极化来存储数据的MRAM位单元，并且更具体地涉及用于作为读取操作的一部分来感测MRAM位单元的存储状态的感测电路系统。
技术介绍
半导体存储设备用于电子设备中的集成电路(IC)中以提供数据存储。半导体存储设备的一个示例是磁性随机存取存储器(MRAM)。MRAM是非易失性存储器，其中通过将磁隧道结(MTJ)编程为MRAM位单元的一部分来存储数据。与传统的随机存取存储器(RAM)芯片技术不同，在MRAM中，数据不是作为电荷进行存储，是通过存储元件的磁极化进行存储。因此，MRAM的一个优点在于，即使在电源关闭时，MRAM位单元也可以保留所存储的信息。存储元件由通过隧道层隔开的两个铁磁层形成。两个铁磁层中被称为固定层或被钉扎层的一个铁磁层具有固定在特定方向上的磁化。被称为自由层的另一铁磁层具有如下磁化方向：当自由层磁化反向平行(AP)于固定层磁化时，该磁化方向可以改变以表示“1”，或者当自由层磁化平行(P)于固定层磁化时，该磁化方向可以改变以表示“0”，或反之亦然。具有固定层、隧道层和自由层的一种这样的器件是MTJ。MTJ的电阻取决于自由层磁化和固定层磁化是彼此平行还是反向平行。因此，MRAM可以从可单独寻址的MTJ阵列构建作为电阻性存储器件。MTJ器件的最新发展涉及自旋转移扭矩(STT)MRAM器件。在STT-MRAM器件中，载流子电子的自旋极化而不是磁场的脉冲被用于对存储在MTJ中的状态(即，“0”或“1”)进行编程。图1示出了MTJ100。MTJ100被提供作为MRAM位单元102的一部分以存储非易失性数据。提供金属氧化物半导体(通常为n型MOS，即NMOS)存取晶体管104以控制对MTJ100的读取和写入。存取晶体管104的漏极(D)耦合到MTJ100的底部电极106，底部电极106耦合到具有固定磁化方向的被钉扎层108。字线(WL)耦合到存取晶体管104的栅极(G)。存取晶体管104的源极(S)通过源极线(SL)耦合到电压源(Vs)。电压源(Vs)在源极线(SL)上提供电压(Vsl)。位线(BL)耦合到MTJ100的顶部电极110，顶部电极110耦合到例如自由层112。被钉扎层108和自由层112由隧道势垒114分开。继续参考图1，当将数据写入MRAM位单元102时，通过激活字线(WL)来激活存取晶体管104的栅极(G)。施加位线(BL)上的电压(Vbl)与源极线(SL)上的电压(Vsl)之间的电压差。结果，在存取晶体管104的漏极(D)和源极(S)之间产生写入电流(I)。如果MTJ100的磁取向将从AP改变为P，则生成从自由层112流到被钉扎层108的写入电流(IAP-P)。这在自由层112处引起STT以相对于被钉扎层108将自由层112的磁取向改变为P。如果磁取向将从P改变为AP，则产生从被钉扎层108流到自由层112的电流(IP-AP)，这在自由层112处引起STT以相对于被钉扎层108将自由层112的磁取向改变为AP。为了从MRAM位单元102读取数据，经由用于写入数据的相同电流路径，通过MTJ100生成读取电流。如果MTJ100的自由层112和被钉扎层108的磁化彼此平行(P)取向，则MTJ100呈现的电阻不同于如果自由层112和被钉扎层108的磁化处于反向平行(AP)取向时MTJ100呈现的电阻。两个不同的电阻表示存储在MTJ100中的逻辑“0”和逻辑“1”。图2是示出可以包括诸如图1中的MRAM位单元102的存储器位单元的传统MRAM200的一部分的电路示意图。MRAM200被分成数据电路202和参考电路204、206。数据电路202和参考电路204、206包括相应的存储器位单元208、210、212，存储器位单元208、210、212包括相应的数据MTJ214和参考MTJ216、218以提供电阻性存储器元件(仅示出了单个位单元以便于理解)。在数据电路202的存储器位单元208的感测期间，将数据MTJ214的电阻与并联连接的两个参考MTJ216、218的有效电阻进行比较，其中一个参考MTJ216是参考电路206的参考平行MTJ并且另一参考MTJ218是参考电路204的参考反向平行MTJ。存储器位单元208-212的电阻通过施加源电压并且确定流过存储器位单元208-212的电流量来测量。例如，在参考电路206的存储器位单元212中(例如，平行)，电流源220通过读取选择晶体管222、224和字线选择晶体管226被施加到参考MTJ218。作为示例，如使用存储器位单元212所示，存储器位单元208-212中的每个的相应数据和参考MTJ214-218包括固定或被钉扎层228、隧道层230和自由层232。当自由层232和被钉扎层228具有基本上平行对准的磁化时，参考MTJ218的电阻以及因此存储器位单元212的电阻较低。当自由层232和被钉扎层228具有基本上反向平行对准的磁化时，参考MTJ218的电阻以及因此存储器位单元212的电阻较高。再次参考图1，作为示例，需要在MRAM位单元102的位线(BL)与源极线(SL)之间生成以改变自由层112的磁取向的写入电流(I)可以是五十(50)到三百(300)微安(μA)。MRAM是固有可缩放类型的存储器，因为MTJ临界切换电流(Ic)随着器件面积而线性缩放。随着制造工艺允许节点的尺寸进一步缩小以减小针对给定芯片或封装件尺寸的面积，由于针对芯片中的金属互连件可用的横截面面积减小，金属互连电阻增加。因此，例如，如果随着节点尺寸缩小而在给定芯片或封装件中保持图1中的MRAM位单元102的尺寸，则由于针对给定电源电压(Vs)的位线(BL)和源极线(SL)中的电阻增加，跨越MTJ100生成的写入电流(I)的量将下降(即，写入电流(I)＝(Vsl-Vbl)/电阻)。因此，MTJ100的写入电流(I)裕度减小，这可能导致MRAM位单元102的写入性能降低和产量损失。为了解决由于节点尺寸缩小而导致的MRAM位单元102中的电阻增加的问题，可以增加由外围电路提供的电压(Vb1和Vsl)以将写入电流(I)保持在MRAM位单元102中执行写入操作所需要的电流电平。然而，增加电源电压(Vs)会增加功耗，这可能是不希望的。这种增加的功耗可能是MRAM阵列尺寸的限制因素。但是在很多芯片设计中，可能无法增加电源电压(Vs)，因为电源本文档来自技高网...

【技术保护点】
1.一种感测放大器，包括：/n锁存电路，包括：/n输入节点，被配置为接收数据输入电压；以及/n补充输入节点，被配置为接收参考输入电压；/n所述锁存电路被配置为响应于感测放大器阶段信号，基于差分电压来在输出节点上生成经放大的数据输出电压并且在补充输出节点上生成经放大的补充输出电压，所述差分电压基于所述数据输入电压和所述参考输入电压；/n数据感测放大器电容器电路，被配置为存储来自感测电路的所述数据输入电压；/n参考感测放大器电容器电路，被配置为存储来自所述感测电路的所述参考输入电压；/n输入晶体管，包括被耦合到所述数据感测放大器电容器电路的栅极，所述输入晶体管被配置为响应于所述感测放大器阶段信号，基于被存储在所述数据感测放大器电容器电路中的所述数据输入电压来将所述输入节点耦合到参考节点；/n补充输入晶体管，包括被耦合到所述参考感测放大器电容器电路的栅极，所述补充输入晶体管被配置为响应于所述感测放大器阶段信号，基于所述参考感测放大器电容器电路中的所述参考输入电压来将所述补充输入节点耦合到所述参考节点；/n参考开关电路，被耦合到所述输入晶体管和所述补充输入晶体管，所述参考开关电路被配置为响应于放电阶段信号，将所述输入晶体管的所述栅极处的电压调节到所述输入晶体管的输入阈值电压、并且将所述补充输入晶体管的所述栅极处的电压调节到所述补充输入晶体管的补充输入阈值电压，以消除所述输入晶体管和所述补充输入晶体管的偏移电压；/n数据输入电路，被耦合到所述数据感测放大器电容器电路，所述数据输入电路被配置为响应于第一电压捕获阶段信号，将所述数据输入电压直接传递到所述数据感测放大器电容器电路；以及/n参考输入电路，被耦合到所述参考感测放大器电容器电路，所述参考输入电路被配置为响应于第二电压捕获阶段信号，将所述参考输入电压直接传递到所述参考感测放大器电容器电路。/n...

【技术特征摘要】
【国外来华专利技术】20160923 US 15/274,0341.一种感测放大器，包括：
锁存电路，包括：
输入节点，被配置为接收数据输入电压；以及
补充输入节点，被配置为接收参考输入电压；
所述锁存电路被配置为响应于感测放大器阶段信号，基于差分电压来在输出节点上生成经放大的数据输出电压并且在补充输出节点上生成经放大的补充输出电压，所述差分电压基于所述数据输入电压和所述参考输入电压；
数据感测放大器电容器电路，被配置为存储来自感测电路的所述数据输入电压；
参考感测放大器电容器电路，被配置为存储来自所述感测电路的所述参考输入电压；
输入晶体管，包括被耦合到所述数据感测放大器电容器电路的栅极，所述输入晶体管被配置为响应于所述感测放大器阶段信号，基于被存储在所述数据感测放大器电容器电路中的所述数据输入电压来将所述输入节点耦合到参考节点；
补充输入晶体管，包括被耦合到所述参考感测放大器电容器电路的栅极，所述补充输入晶体管被配置为响应于所述感测放大器阶段信号，基于所述参考感测放大器电容器电路中的所述参考输入电压来将所述补充输入节点耦合到所述参考节点；
参考开关电路，被耦合到所述输入晶体管和所述补充输入晶体管，所述参考开关电路被配置为响应于放电阶段信号，将所述输入晶体管的所述栅极处的电压调节到所述输入晶体管的输入阈值电压、并且将所述补充输入晶体管的所述栅极处的电压调节到所述补充输入晶体管的补充输入阈值电压，以消除所述输入晶体管和所述补充输入晶体管的偏移电压；
数据输入电路，被耦合到所述数据感测放大器电容器电路，所述数据输入电路被配置为响应于第一电压捕获阶段信号，将所述数据输入电压直接传递到所述数据感测放大器电容器电路；以及
参考输入电路，被耦合到所述参考感测放大器电容器电路，所述参考输入电路被配置为响应于第二电压捕获阶段信号，将所述参考输入电压直接传递到所述参考感测放大器电容器电路。


2.根据权利要求1所述的感测放大器，其中在所述数据输入电路与所述数据感测放大器电容器电路之间没有附加电容器被耦合，并且在所述参考输入电路与所述参考感测放大器电容器电路之间没有附加电容器被耦合。


3.根据权利要求1所述的感测放大器，被配置为在所述第一电压捕获阶段信号之后接收所述第二电压捕获阶段信号。


4.根据权利要求1所述的感测放大器，还包括：
预充电电路，被耦合到所述输入晶体管的所述栅极，所述预充电电路被配置为响应于预充电阶段信号，将所述输入晶体管的所述栅极预充电到供电节点上的电源电压；以及
补充预充电电路，被耦合到所述补充输入晶体管的所述栅极，所述补充预充电电路被配置为响应于所述预充电阶段信号，将所述补充输入晶体管的所述栅极预充电到所述供电节点上的所述电源电压。


5.根据权利要求4所述的感测放大器，其中：
所述预充电电路包括：传输门，被配置为响应于所述预充电阶段信号，将所述输入晶体管的所述栅极耦合到所述供电节点上的所述电源电压；以及
所述补充预充电电路包括：传输门，被配置为响应于所述预充电阶段信号，将所述补充输入晶体管的所述栅极耦合到所述供电节点上的所述电源电压。


6.根据权利要求1所述的感测放大器，还包括：
放电电路，被耦合在所述数据感测放大器电容器电路与地节点之间，所述放电电路被配置为响应于预充电阶段信号和所述放电阶段信号，将所述数据感测放大器电容器电路放电到所述地节点；以及
补充放电电路，被耦合在所述参考感测放大器电容器电路与所述地节点之间，所述补充放电电路被配置为响应于所述预充电阶段信号和所述放电阶段信号，将所述参考感测放大器电容器电路放电到所述地节点。


7.根据权利要求1所述的感测放大器，还包括：
锁存放电电路，被耦合到所述输出节点，所述锁存放电电路被配置为响应于预充电阶段信号和所述放电阶段信号，将所述输出节点放电到所述地节点；以及
补充锁存放电电路，被耦合到所述补充输出节点，所述补充锁存放电电路被配置为响应于所述预充电阶段信号和所述放电阶段信号，将所述补充输出节点放电到所述地节点。


8.根据权利要求1所述的感测放大器，还包括：
锁存预充电电路，被耦合到所述输出节点，所述锁存预充电电路被配置为响应于所述第一电压捕获信号和所述第二电压捕获信号，将所述输出节点预充电到电源电压；以及
补充锁存预充电电路，被耦合到所述补充输出节点，所述补充锁存预充电电路被配置为响应于所述第一电压捕获信号和所述第二电压捕获信号，将所述补充输出节点预充电到所述电源电压。


9.根据权利要求1所述的感测放大器，还包括被耦合在供电节点与所述锁存电路之间的供电开关电路，所述供电开关电路被配置为响应于所述感测放大器阶段信号，将所述电源电压耦合到所述锁存电路。


10.根据权利要求9所述的感测放大器，其中所述参考开关电路还被配置为响应于所述感测放大器阶段信号，将所述输入晶体管和所述补充输入晶体管耦合到所述参考节点。


11.根据权利要求1所述的感测放大器，其中：
所述数据感测放大器电容器电路包括数据感测放大器电容器；以及
所述参考感测放大器电容器电路包括参考感测放大器电容器。


12.根据权利要求11所述的感测放大器，其中：
所述数据感测放大器电容器具有的宽度在约一(1)到五(5)微米(μm)之间；以及
所述参考感测放大器电容器具有的宽度在约一(1)到五(5)微米(μm)之间。


13.根据权利要求1所述的感测放大器，被配置为在所述输入节点上的所述数据输入电压与所述补充输入节点上的所述参考输入电压之间提供约四(4)到九(9)毫伏(mV)的偏移电压变化。


14.根据权利要求1所述的感测放大器，其中：
所述输入晶体管包括N型金属氧化物半导体(MOS)(NMOS)晶体管；以及
所述补充输入晶体管包括NMOS晶体管。


15.根据权利要求1所述的感测放大器，其中所述锁存电路还包括：
第一反相器，包括第一反相器输入节点和所述补充输出节点，所述第一反相器被配置为将所述第一反相器输入节点上的信号反相到所述补充输出节点；以及
第二反相器，包括第二反相器输入节点和所述输出节点，所述第二反相器被配置为将所述第二反相器输入节点上的信号反相到所述输出节点；
所述输出节点被耦合到所述第二反相器输入节点；以及
所述补充输出节点被耦合到所述反相器输入节点。


16.根据权利要求1所述的感测放大器，所述感测放大器被集成到集成电路(IC)中。


17.根据权利要求1所述的感测放大器，所述感测放大器被集成到从由以下各项组成的组中被选择的设备中：机顶盒；数据单元；移动位置数据单元；移动电话；蜂窝电话；智能电话；平板电脑；平板手机；计算机；便携式计算机；台式计算机；个人数字助理(PDA)；显示器；计算机显示器；电视；调谐器；收音机；卫星广播设备；音乐播放器；数字音乐播放器；便携式音乐播放器；数字视频播放器；视频播放器；数字视频光盘(DVD)播放器；便携式数字视频播放器；以及汽车。


18.一种感测放大器，包括：
锁存装置，包括：
用于接收数据输入电压...

【专利技术属性】
技术研发人员：那太辉，宋炳圭，郑成煜，金俊培，康相赫，
申请(专利权)人：高通科技公司，延世大学大学工业基金会，
类型：发明
国别省市：美国;US