防止在套刻对准标记上形成残留物的方法技术

本发明专利技术公开了一种防止在套刻对准标记上形成残留物的方法，包括：形成鳍体和浅沟槽场氧；形成套刻对准标记；形成栅介质层；形成多晶硅层；依次形成第一氮化硅层和第二氧化硅层；氮化硅层的厚度大于氧化硅层顶部表面的凹陷深度；进行以第一氮化硅层为研磨终点的第一次化学机械研磨工艺；进行选择性的第二次化学机械研磨工艺，使氮化硅层和氧化硅层的顶部表面相平；进行全面的第三次回刻工艺；形成硬质掩膜层，进行光刻定义和刻蚀形成伪多晶硅栅；形成第零层层间膜；进行第四次化学机械研磨工艺；进行DPR。本发明专利技术能在DPR艺中将套刻对准标记上的多晶硅层全部去除，从而能防止在套刻对准标记上形成残留物，消除后续对准问题。

Method to prevent residue from forming on the alignment mark of the undercut

【技术实现步骤摘要】
防止在套刻对准标记上形成残留物的方法
本专利技术涉及一种半导体集成电路制造方法，特别涉及一种防止在套刻对准标记上形成残留物的方法。
技术介绍
双重图案化(DoublePatterning，DP)和四重图案化(QuadruplePatterning)技术已应用于鳍式晶体管(FINFET)工艺中的图案化工艺中。和单一图案化工艺相比，所有工艺层的套刻(Overlay)标记(mark)测量数将会提高3倍以上。这意味着在一个晶圆(wafer)的划片道上需要花费更多的面积来放置套刻标记。基于图像的套刻对准标记(Imagebasedoverlay，IBO)是一种用于套刻值测量的主要套刻对准标记。而先进图像量测的套刻对准标记(Advancedimagingmetrology，AIM))则是一种IBO。AIM通常设置在划片道区域的浅沟槽场氧(STI)顶部表面上的沟槽中，AIM的尺寸通常为35μm*35μmor40μm*40μm。在FINFET工艺中，会采用很多AIM，这是因为：a)、需要进行多次套刻标记的测量；b)、光刻对准的需要。如图1所示，所述套刻对本文档来自技高网...

【技术保护点】
1.一种防止在套刻对准标记上形成残留物的方法，其特征在于，包括如下步骤：/n步骤一、在半导体衬底上形成鳍体，在所述鳍体之间的凹槽区域中填充浅沟槽场氧，所述浅沟槽场氧的顶部表面高度低于所述鳍体的顶部表面高度；/n步骤二、在所述半导体衬底的划片道区域的所述浅沟槽场氧的顶部表面上形成套刻对准标记；/n步骤三、在所述鳍体的顶部表面形成栅介质层；/n步骤四、形成多晶硅层，所述多晶硅层覆盖在各所述鳍体的底部表面和侧面以及所述凹槽区域的所述浅沟槽场氧上；在所述划片道区域中，所述浅沟槽场氧表面上的所述多晶硅层顶部表面呈第一凹陷结构；/n步骤五、依次形成第一氮化硅层和第二氧化硅层；在所述第一凹陷结构处，所述第一...

【技术特征摘要】
1.一种防止在套刻对准标记上形成残留物的方法，其特征在于，包括如下步骤：
步骤一、在半导体衬底上形成鳍体，在所述鳍体之间的凹槽区域中填充浅沟槽场氧，所述浅沟槽场氧的顶部表面高度低于所述鳍体的顶部表面高度；
步骤二、在所述半导体衬底的划片道区域的所述浅沟槽场氧的顶部表面上形成套刻对准标记；
步骤三、在所述鳍体的顶部表面形成栅介质层；
步骤四、形成多晶硅层，所述多晶硅层覆盖在各所述鳍体的底部表面和侧面以及所述凹槽区域的所述浅沟槽场氧上；在所述划片道区域中，所述浅沟槽场氧表面上的所述多晶硅层顶部表面呈第一凹陷结构；
步骤五、依次形成第一氮化硅层和第二氧化硅层；在所述第一凹陷结构处，所述第一氮化硅层的表面呈第二凹陷结构，所述第二氧化硅层的表面呈第三凹陷结构，所述第三凹陷结构的深度小于所述第一凹陷结构的深度，所述第一氮化硅层的厚度设置为大于所述第三凹陷结构的深度；
步骤六、进行选择性的第一次化学机械研磨工艺，所述第一次化学机械研磨工艺对所述第二氧化硅层的研磨速率大于对所述第一氮化硅层的研磨速率，所述第一次化学研磨工艺以所述第一氮化硅层为研磨终点，使所述第二凹陷结构外的所述第二氧化硅层都被去除，保留于所述第二凹陷结构中的所述第二氧化硅层的顶部表面形成的所述第三凹陷结构的深度减小且所述第二氧化硅层的顶部表面高于所述第一凹陷结构外的所述多晶硅层的顶部表面；
步骤七、进行选择性的第二次化学机械研磨工艺，所述第二次化学机械研磨工艺对所述第二氧化硅层的研磨速率小于对所述第一氮化硅层的研磨速率，所述第二次化学机械研磨工艺在所述第二凹陷结构外的所述第一氮化硅层去除之前将所述第一氮化硅层的顶部表面和所述第二氧化硅层的顶部表面研磨到相平，所述第三凹陷结构消除；
步骤八、进行第三次回刻工艺，所述第三次回刻工艺对所述多晶硅层、所述第一氮化硅层和所述第二氧化硅层的刻蚀速率相等，所述第三次回刻工艺将所述第一氮化硅层和所述第二氧化硅层都去除且将所述多晶硅层的顶部表面研磨到所述第一凹陷结构的底部表面之下，使所述第一凹陷结构消除并使所述多晶硅层的顶部表面平坦化；
步骤九、在所述多晶硅层表面形成硬质掩膜层，光刻定义出伪多晶硅栅的形成区域，依次对所述硬质掩膜层和所述多晶硅层进行刻蚀形成所述伪多晶硅栅，所述伪多晶硅栅覆盖对应的所述鳍体的顶部表面和侧面；
步骤十、形成第零层层间膜，所述第零层层间膜形成在所述多晶硅层的顶部以及所述伪多晶硅栅之间的间隔区域且将所述伪多晶硅栅之间的间隔区域完全填充；
步骤十一、进行第四次化学机械研磨工艺，所述第四次化学机械研磨工艺以所述多晶硅层为停止层将所述伪多晶硅栅之间的间隔区域外的所述第零层层间膜和所述硬质掩膜层都去除，在所述划片道区域中，利用所述第一凹陷结构被消除的特点消除在所述划片道区域的所述多晶硅层的表面形成所述硬质掩膜层的残留；
步骤十二、进行多晶硅去除工艺将所述伪多晶硅栅和所述划片道区域的所述多晶硅层都去除，所述划片道区域的所述多晶硅层都去除后，所述套刻对准标记表面暴露。


2.如权利要求1所述的防止在套刻对准标记上形成残留物的方法，其特征在于：所述半导体衬底包括硅衬底。

【专利技术属性】
技术研发人员：胡宗福，龚昌鸿，韦家蓓，陈建勋，张瑜，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：上海;31