电容器电路及电容倍增式滤波器制造技术

电容器电路包括第一端、第一至第三晶体管以及第一电容器。第一晶体管包括第一端用以耦接第一电流源及电容器电路的第一端，以及第二端耦接参考电压端。第二晶体管包括第一端用以耦接第二电流源，第二端耦接参考电压端，以及控制端耦接第二晶体管的第一端及第一晶体管的控制端。第三晶体管包括第一端用以耦接第三电流源及第一晶体管的第一端，第二端耦接参考电压端，以及控制端耦接第二晶体管的控制端。第一电容器包括第一端耦接电容器电路的第一端，以及第二端耦接第一晶体管的控制端。

【技术实现步骤摘要】
电容器电路及电容倍增式滤波器
本专利技术是有关于一种信号混频技术，且特别是有关于一种电容器电路及电容倍增式滤波器。
技术介绍
在通信系统中，信号必须进行上变频(upconversion)或下变频(downconversion)后才能进行信号传播和处理。这种变频步骤在传统上称为混频，是接收和发射信号链必不可少的过程。并且，随着无线通信标准的不断演进，现行较为先进的通信系统(如，5G通信)采用全双工(fullduplex)技术，接收器与发射器能够在同一频段上同时接收和发射信号，以期提高无线网络的传输能力。然而，在接收器与发射器同时启动的情况下，当接收器内部的混频器所接收的信号(如，需做混频的信号与用来做混频的信号)具有相近频率的部分时，将会产生直流偏移(DCoffset)，使得经由混频器输出的信号具有直流部分，导致信号无法有效地接收，因而降低通信系统的性能。
技术实现思路
本专利技术的电容器电路包括第一端、第一至第三晶体管以及第一电容器。第一晶体管包括第一端用以耦接第一电流源及所述电容器电路的所述第一端，以及第二端耦接参考电压端。第二晶体管包括第一端用以耦接第二电流源，第二端耦接所述参考电压端，以及控制端耦接所述第二晶体管的所述第一端及所述第一晶体管的控制端。第三晶体管包括第一端用以耦接第三电流源及所述第一晶体管的所述第一端，第二端耦接所述参考电压端，以及控制端耦接所述第二晶体管的所述控制端。第一电容器包括第一端耦接所述电容器电路的所述第一端，以及第二端耦接所述第一晶体管的所述控制端。本专利技术的电容器电路包括第一端、第一至第七晶体管以及第一电容器。第一晶体管包括第一端用以耦接第一电流源及所述电容器电路的所述第一端。第二晶体管包括第一端用以耦接第二电流源，以及控制端耦接所述第一晶体管的控制端。第三晶体管包括第一端用以耦接第三电流源及所述第一晶体管的所述第一端，以及控制端耦接所述第二晶体管的所述控制端。第四晶体管包括第一端耦接所述第一晶体管的第二端，以及第二端耦接参考电压端。第五晶体管包括第一端耦接所述第二晶体管的第二端，第二端耦接所述参考电压端，以及控制端耦接所述第二晶体管的所述第一端及所述第四晶体管的控制端。第六晶体管包括第一端耦接所述第三晶体管的第二端，第二端耦接所述参考电压端，以及控制端耦接所述第五晶体管的所述控制端。第七晶体管包括第一端用以耦接第四电流源，第二端耦接所述参考电压端，以及控制端耦接所述第七晶体管的所述第一端及所述第三晶体管的所述控制端。第一电容器包括第一端耦接所述电容器电路的所述第一端，以及第二端耦接所述第一晶体管的所述控制端。本专利技术的电容倍增式滤波器包括电容器模组、第一至第三电阻以及缓冲器。电容器模组包括如上述的电容器电路作为第一电容器电路。第一电阻包括第一端耦接所述电容倍增式滤波器的第一输入端。第二电阻包括第一端耦接所述第一电阻的第二端。第三电阻包括第一端耦接所述第一电阻的所述第二端及所述第二电阻的所述第一端，以及第二端耦接所述电容倍增式滤波器的第一输出端。缓冲器包括第一接收端耦接所述第二电阻的第二端及所述第一电容器电路的第一端，以及第一输出端耦接所述第三电阻的所述第二端。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。附图说明图1绘示本专利技术一实施例的混频模组的模块图。图2绘示本专利技术另一实施例的混频模组的模块图。图3绘示本专利技术另一实施例的混频模组的模块图。图4绘示本专利技术一实施例的混频模组的详细模块图。图5A绘示本专利技术一实施例中控制器的详细模块图。图5B绘示本专利技术另一实施例中控制器的详细模块图。图5C绘示本专利技术另一实施例中控制器的详细模块图。图5D绘示本专利技术另一实施例中控制器的详细模块图。图6绘示本专利技术另一实施例的混频模组的详细模块图。图7A至图7C分别说明不同实施例中直流偏移电路的细部电路示意图。图8A至图8B说明不同实施例中滤波器的细部电路示意图。图9A至图9C说明不同实施例中电容器电路的细部电路示意图。图10绘示本专利技术一实施例经混频模组的信号的波形图。【符号说明】100、200、300、400、600：混频模组110：混频器120、121、1201、1201’、1202：直流偏移电路130：滤波器140、1401、1401’、1402、1402’：控制器250：模拟数字转换器260：数字信号处理器370：放大器441、441’、642：控制电路480：低噪声放大器510、510’：比较器520、520’：计数器530、530’：寄存器540、540’：数字模拟转换器550：数据选择器910、910’：电容器模组930、930’：电容倍增式滤波器1000、1010、1020、C1、C2：电容器电路AMP：信号的振幅B：缓冲器Clock：时钟信号CT：数值CCS1、CCS2、CCS3、CCS4：可控电流源CS、CS1、CS2、CS3、CS4：电流源Cf：电容器I1、I1×a：电流值M1～M7：晶体管N1、N2：电容器电路的第一端RS：比较结果R、R1～R6：电阻SIN、SIN1、SIN2：输入信号SLO、SLO1、SLO2：本地振荡信号SD：数字输出信号S1、S11、S12、S2、S21、S22、S3、S31、S32：信号S2’、S21’、S22’：经放大的信号SC、SC11、SC12、SC21、SC22、控制信号SW1、SW2、SW3、SW4：开关T、T1：时间Vref：预定电压Val1、IDAC_DATA：校正数值V1、V2：参考电压端具体实施方式图1绘示本专利技术一实施例的混频模组的模块图。请参照图1，混频模组100包括混频器110、至少一直流偏移电路120、滤波器130以及控制器140。混频器110耦接直流偏移电路120，且直流偏移电路120耦接滤波器130以及控制器140。在本专利技术实施例中，混频器110对输入信号SIN进行混频以产生信号S1。具体而言，在一些实施例中，混频器110接收本地振荡(localoscillator)信号SLO以对输入信号SIN进行混频。直流偏移电路120基于信号S1产生信号S2。滤波器130滤除信号S2中的交流部分，并且依据信号S2中的直流部分产生信号S3。控制器140基于信号S3控制直流偏移电路120以减少信号S1中的直流部分。详细来说，控制器140是基于信号S3产生控制信号SC，以控制直流偏移电路120减少信号S1中的直流部分以产生信号S2。本实施例的混频模组100借由直流偏移电路120调整混频后的输入信号(信号S1)中的直流部分，使得本文档来自技高网...

【技术保护点】
1.一种电容器电路，其特征在于，包括：/n一第一端；/n一第一晶体管，包括一第一端用以耦接一第一电流源及所述电容器电路的所述第一端，以及一第二端耦接一参考电压端；/n一第二晶体管，包括一第一端用以耦接一第二电流源，一第二端耦接所述参考电压端，以及一控制端耦接所述第二晶体管的所述第一端及所述第一晶体管的一控制端；/n一第三晶体管，包括一第一端用以耦接一第三电流源及所述第一晶体管的所述第一端，一第二端耦接所述参考电压端，以及一控制端耦接所述第二晶体管的所述控制端；以及/n一第一电容器，包括一第一端耦接所述电容器电路的所述第一端，以及一第二端耦接所述第一晶体管的所述控制端。/n

【技术特征摘要】
20181207 TW 1071442351.一种电容器电路，其特征在于，包括：
一第一端；
一第一晶体管，包括一第一端用以耦接一第一电流源及所述电容器电路的所述第一端，以及一第二端耦接一参考电压端；
一第二晶体管，包括一第一端用以耦接一第二电流源，一第二端耦接所述参考电压端，以及一控制端耦接所述第二晶体管的所述第一端及所述第一晶体管的一控制端；
一第三晶体管，包括一第一端用以耦接一第三电流源及所述第一晶体管的所述第一端，一第二端耦接所述参考电压端，以及一控制端耦接所述第二晶体管的所述控制端；以及
一第一电容器，包括一第一端耦接所述电容器电路的所述第一端，以及一第二端耦接所述第一晶体管的所述控制端。


2.如权利要求1所述的电容器电路，其特征在于，其中所述参考电压端用以接收一共模电压或一接地电压。


3.如权利要求1所述的电容器电路，其特征在于，其中所述第一电流源与所述第二电流源产生具有一第一电流值的一第一电流，且所述第三电流源产生具有一第二电流值的一第二电流，其中所述第二电流值为所述第一电流值乘以一第一倍数的数值。


4.如权利要求3所述的电容器电路，其特征在于，其中所述第一晶体管与所述第二晶体管具备相同的沟道宽长比，且所述第三晶体管的沟道宽长比为所述第一晶体管的所述沟道宽长比乘以所述第一倍数的数值。


5.如权利要求4所述的电容器电路，其特征在于，其中所述电容器电路的等效电容值等于(2+a)×C，
其中，C为所述第一电容器的电容值，a为所述第一倍数。


6.如权利要求1所述的电容器电路，其特征在于，还包括：
一第四晶体管，包括一第一端与一第二端，分别耦接于所述第一晶体管的所述第二端与所述参考电压端之间；
一第五晶体管，包括一第一端与一第二端，分别耦接于所述第二晶体管的所述第二端与所述参考电压端之间，以及一控制端耦接所述第五晶体管的所述第一端及所述第四晶体管的一控制端；以及
一第六晶体管，包括一第一端与一第二端，分别耦接于所述第三晶体管的所述第二端与所述参考电压端之间，以及一控制端耦接所述第五晶体管的所述控制端。


7.如权利要求6所述的电容器电路，其特征在于，其中所述参考电压端用以接收一共模电压或一接地电压。


8.如权利要求6所述的电容器电路，其特征在于，其中所述第一电流源与所述第二电流源产生具有一第一电流值的一第一电流，且所述第三电流源产生具有一第二电流值的一第二电流，其中所述第二电流值为所述第一电流值乘以一第一倍数的数值。


9.如权利要求8所述的电容器电路，其特征在于，其中所述第一晶体管、所述第二晶体管、所述第四晶体管以及所述第五晶体管具备相同的沟道宽长比，所述第三晶体管与所述第六晶体管具备相同的沟道宽长比，且所述第三晶体管的所述沟道宽长比为所述第一晶体管的所述沟道宽长比乘以所述第一倍数的数值。


10.如权利要求9所述的电容器电路，其特征在于，其中所述电容器电路的等效电容值等于(2+a)×C，
其中，C为所述第一电容器的电容值，a为所述第一倍数。


11.一种电容器电路，其特征在于，包括：
一第一端；
一第一晶体管，包括一第一端用以耦接一第一电流源及所述电容器电路的所述第一端；
一第二晶体管，包括一第一端用以耦接一第二电流源，以及一控制端耦接所述第一晶体管的一控制端；
一第三晶体管，包括一第一端用以耦接一第三电流源及所述第一晶体...

【专利技术属性】
技术研发人员：郑丁元，
申请(专利权)人：立积电子股份有限公司，
类型：发明
国别省市：中国台湾;71