扇出型半导体封装件制造技术

本发明专利技术提供一种扇出型半导体封装件，所述扇出型半导体封装件包括：半导体芯片；包封剂，覆盖所述半导体芯片；连接结构，设置在所述半导体芯片的下方并且包括重新分布层；以及第一金属图案层和第二金属图案层，设置在所述半导体芯片的不同高度上。所述第一金属图案层用于电连接到电连接构件(诸如框架)，所述电连接构件被设置为用于所述扇出型半导体封装件的通过经由所述第二金属图案层的路径在竖直方向上的电连接。

Fan out semiconductor package

【技术实现步骤摘要】
扇出型半导体封装件本申请要求于2018年11月26日在韩国知识产权局提交的第10-2018-0147488号韩国专利申请的优先权的权益，该韩国专利申请的公开内容通过引用被全部包含于此。
本公开涉及一种半导体封装件，例如，涉及一种扇出型半导体封装件。
技术介绍
近年来，在与半导体芯片相关的技术开发中的主要趋势之一是减小组件的尺寸。因此，在封装的领域中，根据对小的半导体芯片等的需求激增，有必要实现具有小尺寸的大量的引脚。为了满足这种需求，提出的半导体封装技术之一是扇出型半导体封装件。扇出型半导体封装件可使电连接结构重新分布到其上设置有半导体芯片的区域之外，从而能够在保持小尺寸的同时实现大量的引脚。此外，近来，为了改善优质智能手机产品的电特性并有效利用空间，并且应用包括不同半导体芯片的半导体封装件的层叠封装(POP)，存在对在半导体封装结构中形成背侧电路的要求。根据对增强芯片特性和减小面积的需求，对背侧电路的线路和空间的要求正在提高。
技术实现思路
本公开的一方面在于提供一种扇出型半导体封装件，该扇出型半导体封装件虽然具有背侧电路但能够缩短产品的生产时间，控制产品的镀覆质量，消除对产品进行预处理的限制，并且减薄产品的厚度。本公开的一方面在于使用可分离的载体的金属膜在封装件的背侧上引入第一金属图案层，并且通过镀覆工艺等在所述第一金属图案层的上侧上引入第二金属图案层，其中，所述第一金属图案层用于电连接到电连接构件(诸如框架)，所述电连接构件被设置为用于所述封装件通过经由所述第二金属图案层的路径在竖直方向上的电连接。根据本公开的一方面，一种扇出型半导体封装件包括：连接结构，包括一个或更多个重新分布层；框架，设置在所述连接结构上，包括一个或更多个布线层并且具有通孔部；半导体芯片，在所述连接结构上设置在所述通孔部中并且具有电连接到所述一个或更多个重新分布层的连接垫；包封剂，设置在所述连接结构上并且覆盖所述框架和所述半导体芯片中的每个的至少一部分；第一金属图案层，设置在所述包封剂上；绝缘材料，设置在所述包封剂上并且覆盖所述第一金属图案层；第一开口，贯穿所述绝缘材料并且使所述第一金属图案层的一部分暴露；第二开口，贯穿所述包封剂和所述绝缘材料并且使所述一个或更多个布线层之中的最上布线层的一部分暴露；以及第二金属图案层，设置在所述绝缘材料上，延伸到所述第一开口和所述第二开口并且分别连接到暴露的所述第一金属图案层和暴露的所述最上布线层。根据本公开的另一方面，一种扇出型半导体封装件包括：连接结构，包括一个或更多个重新分布层；半导体芯片，设置在所述连接结构上并且具有电连接到所述一个或更多个重新分布层的连接垫；电连接构件，设置在所述连接结构上，并且电连接到所述一个或更多个重新分布层以提供竖直电连接路径；包封剂，设置在所述连接结构上并且覆盖所述半导体芯片和所述电连接构件中的每个的至少一部分；第一金属图案层，设置在所述包封剂上；绝缘材料，设置在所述包封剂上并且覆盖所述第一金属图案层；第一开口，贯穿所述绝缘材料并且使所述第一金属图案层的一部分暴露；第二开口，贯穿所述包封剂和所述绝缘材料并且使所述电连接构件的一部分暴露；以及第二金属图案层，设置在所述绝缘材料上，延伸到所述第一开口和所述第二开口并且分别连接到暴露的所述第一金属图案层和暴露的所述电连接构件。附图说明通过以下结合附图进行的详细描述，本公开的以上和其他方面、特征和优点将被更清楚地理解，在附图中：图1是示出电子装置系统的示例的示意性框图；图2是示出电子装置的示例的示意性透视图；图3A和图3B是示出扇入型半导体封装件在被封装之前和被封装之后的状态的示意性截面图；图4是示出扇入型半导体封装件的封装工艺的示意性截面图；图5是示出扇入型半导体封装件安装在印刷电路板上并且最终安装在电子装置的主板上的情况的示意性截面图；图6是示出扇入型半导体封装件嵌在印刷电路板中并且最终安装在电子装置的主板上的情况的示意性截面图；图7是示出扇出型半导体封装件的示意性截面图；图8是示出扇出型半导体封装件安装在电子装置的主板上的情况的示意性截面图；图9是示出扇出型半导体封装件的示例的示意性截面图；图10至图14是示出图9的扇出型半导体封装件的示例制造步骤的示意图；图15A至图15C是示出图9的扇出型半导体封装件的第一金属图案层在被蚀刻之后的金属图案的各种形状的示意性截面图；图16是示出扇出型半导体封装件的另一示例的示意性截面图；图17是示出扇出型半导体封装件的示例的示意性截面图；图18至图21是示出图17的扇出型半导体封装件的示例制造步骤的示意图；图22A至图22C是示出图17的扇出型半导体封装件的第一金属图案层在被蚀刻之后的金属图案的各种形状的示意性截面图；以及图23是示出扇出型半导体封装件的另一示例的示意性截面图。具体实施方式在下文中，将参照附图如下描述本公开的实施例。为了清楚起见，可夸大或缩小附图中的元件的形状和尺寸。电子装置图1是示出电子装置系统的示例的示意性框图。参照图1，电子装置1000可将主板1010容纳在其中。主板1010可包括物理连接或者电连接到其的芯片相关组件1020、网络相关组件1030、其他组件1040等。这些组件可通过各种信号线1090连接到以下将描述的其他组件。芯片相关组件1020可包括：存储器芯片，诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存等；应用处理器芯片，诸如中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、数字信号处理器、密码处理器、微处理器、微控制器等；以及逻辑芯片，诸如模拟数字转换器(ADC)、专用集成电路(ASIC)等。然而，芯片相关组件1020不限于此，而是还可包括其他类型的芯片相关组件。此外，芯片相关组件1020可彼此组合。网络相关组件1030可包括根据诸如以下的协议操作的组件：无线保真(Wi-Fi)(电气与电子工程师协会(IEEE)802.11族等)、全球微波接入互操作性(WiMAX)(IEEE802.16族等)、IEEE802.20、长期演进(LTE)、演进数据最优化(Ev-DO)、高速分组接入+(HSPA+)、高速下行链路分组接入+(HSDPA+)、高速上行链路分组接入+(HSUPA+)、增强型数据GSM环境(EDGE)、全球移动通信系统(GSM)、全球定位系统(GPS)、通用分组无线业务(GPRS)、码分多址(CDMA)、时分多址(TDMA)、数字增强型无绳电信(DECT)、蓝牙、3G协议、4G协议和5G协议以及在上述协议之后指定的任意其他无线协议和有线协议。然而，网络相关组件1030不限于此，而是还可包括根据各种其他无线标准或协议或者有线标准或协议操作的组件。此外，网络相关组件1030可与上述芯片相关组件1020一起彼此组合。本文档来自技高网...

【技术保护点】
1.一种扇出型半导体封装件，包括：/n连接结构，包括一个或更多个重新分布层；/n框架，设置在所述连接结构上，包括一个或更多个布线层并且具有通孔部；/n半导体芯片，在所述连接结构上设置在所述通孔部中并且具有电连接到所述一个或更多个重新分布层的连接垫；/n包封剂，设置在所述连接结构上并且覆盖所述框架和所述半导体芯片中的每个的至少一部分；/n第一金属图案层，设置在所述包封剂上；/n绝缘材料，设置在所述包封剂上并且覆盖所述第一金属图案层；/n第一开口，贯穿所述绝缘材料并且使所述第一金属图案层的一部分暴露；/n第二开口，贯穿所述包封剂和所述绝缘材料并且使所述一个或更多个布线层之中的最上布线层的一部分暴露；以及/n第二金属图案层，设置在所述绝缘材料上，延伸到所述第一开口和所述第二开口，并且分别连接到暴露的所述第一金属图案层和暴露的所述最上布线层。/n

【技术特征摘要】
20181126 KR 10-2018-01474881.一种扇出型半导体封装件，包括：
连接结构，包括一个或更多个重新分布层；
框架，设置在所述连接结构上，包括一个或更多个布线层并且具有通孔部；
半导体芯片，在所述连接结构上设置在所述通孔部中并且具有电连接到所述一个或更多个重新分布层的连接垫；
包封剂，设置在所述连接结构上并且覆盖所述框架和所述半导体芯片中的每个的至少一部分；
第一金属图案层，设置在所述包封剂上；
绝缘材料，设置在所述包封剂上并且覆盖所述第一金属图案层；
第一开口，贯穿所述绝缘材料并且使所述第一金属图案层的一部分暴露；
第二开口，贯穿所述包封剂和所述绝缘材料并且使所述一个或更多个布线层之中的最上布线层的一部分暴露；以及
第二金属图案层，设置在所述绝缘材料上，延伸到所述第一开口和所述第二开口，并且分别连接到暴露的所述第一金属图案层和暴露的所述最上布线层。


2.如权利要求1所述的扇出型半导体封装件，其中，所述第一金属图案层仅通过经由所述第二金属图案层的路径电连接到所述最上布线层。


3.如权利要求1所述的扇出型半导体封装件，其中，所述第一金属图案层包括设置在所述包封剂上的第一导体层和设置在所述第一导体层上的第二导体层，
其中，所述第一导体层的厚度大于所述第二导体层的厚度。


4.如权利要求3所述的扇出型半导体封装件，其中，所述第二导体层的与所述第一导体层接触的表面的表面粗糙度大于所述第二导体层的与所述第一导体层接触的所述表面相对的表面的表面粗糙度。


5.如权利要求3所述的扇出型半导体封装件，其中，所述第一开口贯穿所述第二导体层以使所述第一导体层暴露。


6.如权利要求5所述的扇出型半导体封装件，其中，所述第二金属图案层与所述第一导体层直接接触。


7.如权利要求1所述的扇出型半导体封装件，其中，所述第一金属图案层包括一个导体层。


8.如权利要求7所述的扇出型半导体封装件，其中，所述导体层的与所述包封剂接触的表面的表面粗糙度大于所述导体层的与所述包封剂接触的所述表面的相对表面的表面粗糙度。


9.如权利要求7所述的扇出型半导体封装件，其中，所述导体层具有通过所述第一开口形成的凹槽。


10.如权利要求1所述的扇出型半导体封装件，其中，所述第一金属图案层包括一个或更多个金属图案，
其中，所述一个或更多个金属图案中的每个具有其上表面宽度窄于其下表面宽度的锥形形状。


11.如权利要求1所述的扇出型半导体封装件，其中，所述包封剂包括：第一包封剂，设置在所述连接结构上，覆盖所述框架和所述半导体芯片中的每个的至少一部分并且填充所述通孔部的至少一部分；以及第二包封剂，覆盖所述第一包封剂，
所述第一包封剂和所述第二包封剂是通过边界彼此区分的不同的层，并且
所述第一金属图案层和所述绝缘材料设置在所述第二包封剂上。


12.如权利要求1所述的扇出型半导体封装件，其中，所述第二金属图案层设置为共形过孔形状，以沿着所述第一开口和所述第二开口中的每个的壁表面具有恒定的厚度。


13.如权利要求1所述的扇出型半导体封装件...

【专利技术属性】
技术研发人员：裴成桓，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR