垂直型存储器件制造技术

一种垂直型存储器件包括：多个栅电极，堆叠在衬底上；和垂直沟道结构，沿垂直于衬底的上表面的第一方向穿透所述多个栅电极。垂直沟道结构包括：沿第一方向延伸的沟道；第一填充膜，部分地填充沟道的内部空间；第一衬层，在第一填充膜的上表面的至少一部分上并且在沟道的远离衬底延伸超过第一填充膜的上部内侧壁。第一衬层包括n型杂质。垂直沟道结构包括在第一衬层的至少一部分上的第二填充膜和在第二填充膜上并与第一衬层接触的焊盘。

Vertical storage device

【技术实现步骤摘要】
垂直型存储器件
本专利技术构思的示例实施方式涉及垂直型存储器件。
技术介绍
电子产品的尺寸已经减小并且被设计为处理更高容量的数据。因此，提高了电子产品中使用的半导体存储器件的集成密度。为了提高半导体存储器件的集成密度，已经开发了一种垂直型存储器件，其中存储单元具有垂直型晶体管结构，而不是一般的平面晶体管结构。
技术实现思路
本专利技术构思的示例实施方式提供一种能够使用通过在多个栅电极当中的设置在上部分中的栅电极引起的栅致漏极泄漏(GIDL)现象来执行擦除操作的垂直型存储器件。根据本专利技术构思的示例实施方式，一种垂直型存储器件包括：多个栅电极，堆叠在衬底上；和垂直沟道结构，沿垂直于衬底的上表面的第一方向穿透所述多个栅电极。垂直沟道结构包括：沿第一方向延伸的沟道；第一填充膜，部分地填充沟道的内部空间；第一衬层，在第一填充膜的上表面的至少一部分上并且在沟道的远离衬底延伸超过第一填充膜的上部内侧壁上。第一衬层包括n型杂质。垂直沟道结构包括在第一衬层的至少一部分上的第二填充膜和在第二填充膜上并与第一衬层接触的焊盘。根据本专利技术构思的示例实施方式，一种垂直型存储器件包括：堆叠在衬底上的多个栅电极；沟道，在垂直于衬底的上表面的第一方向上穿过所述多个栅电极；栅极电介质膜，在沟道的外侧壁上并沿第一方向延伸；第一填充膜，部分地填充沟道的内部空间；和焊盘结构，包括在第一填充膜上依次堆叠的衬层、第二填充膜和焊盘。衬层包括半导体材料，该半导体材料与沟道的上部内侧壁接触并包括n型杂质。沟道的上端和衬层的上端相对于衬底高于所述多个栅电极当中的最上面的第一栅电极的上表面。根据本专利技术构思的示例实施方式，一种垂直型存储器件包括：堆叠在衬底上的多个栅电极；沟道，在垂直于衬底的上表面的第一方向上穿过所述多个栅电极；第一填充膜，部分地填充沟道的内部空间以暴露沟道的上部内侧壁；衬层，在第一填充膜上且在沟道的上部内侧壁上，并且包括含有n型杂质的半导体材料；以及与衬层接触的焊盘。沟道的上端和衬层的上端相对于衬底高于所述多个栅电极当中的最上面的第一栅电极的上表面，并且相对于衬底，衬层的下端低于第一栅电极的下表面，并且高于与第一栅电极相邻的第二栅电极的上表面。附图说明从以下结合附图的详细描述，将更清楚地理解本专利技术构思的上述和其它方面、特征和优点，其中：图1是示出根据本专利技术构思的示例实施方式的垂直型存储器件的剖视图；图2是示出根据本专利技术构思的示例实施方式的垂直型存储器件的剖视图；图3至图6是示出根据本专利技术构思的示例实施方式的垂直型存储器件的一部分的剖视图，其对应于图1中示出的区域“A”；图7至图16是示出根据本专利技术构思的示例实施方式的制造垂直型存储器件的方法的剖视图；图17是示出根据本专利技术构思的示例实施方式的垂直型存储器件的剖视图；图18至图22是示出根据本专利技术构思的示例实施方式的制造垂直型存储器件的方法的剖视图；和图23是示出根据本专利技术构思的示例实施方式的垂直型存储器件的剖视图。具体实施方式应注意，关于一个实施方式描述的专利技术构思的各方面可以并入不同的实施方式中，尽管没有关于其具体描述。也就是，任何实施方式的所有实施方式和/或特征可以以任何方式和/或组合被组合。在下面阐述的说明书中详细解释了本专利技术构思的这些和其它目的和/或方面。如这里所使用的，术语“和/或”包括一个或更多个相关所列项目的任何和所有组合。诸如“至少一个”的表述，当在一列元素之前时，修改整列元素而不修改该列中的各别元素。在下文，将参考附图描述本专利技术构思的实施方式如下。图1是示出根据示例实施方式的垂直型存储器件的剖视图。参考图1，垂直型存储器件可以包括形成在衬底100的上表面上的下绝缘膜113、在下绝缘膜113上在基本垂直于衬底100的上表面的Z方向上延伸并且包括栅极电介质膜150、沟道153、第一填充膜157、衬层191、第二填充膜193和焊盘197的垂直沟道结构、以及围绕垂直沟道结构并且在Z方向上堆叠且彼此间隔开的栅电极180。将理解，虽然这里可以使用术语第一、第二、第三等来描述各种元件，但是元件不应受这些术语限制；相反，这些术语仅用于将一个元件与另一个元件区分开。因此，在不脱离本专利技术构思的范围的情况下，所讨论的第一元件可以被称为第二元件。衬底100可以包括诸如硅和锗的半导体材料。在示例实施方式中，衬底100可以包括单晶硅。例如，衬底100可以包括p型阱。多个下绝缘膜113可以以特定间隔沿X方向布置在衬底100上。X方向可以平行于衬底100的上表面并且基本垂直于Z方向。下绝缘膜113可以包括诸如硅氧化物等的绝缘材料。栅电极180(例如，栅电极180a至180j)可以形成在栅极电介质膜150的外侧壁上，并且可以在Z方向上堆叠并彼此间隔开。栅电极180可以围绕垂直沟道结构并沿Y方向延伸。Y方向可以平行于衬底100的上表面并且基本垂直于Z方向和X方向。栅电极180可以以这样的形式堆叠，其中栅电极180的长度或宽度从衬底100的上表面沿Z方向减小。例如，栅电极180可以以阶梯形式堆叠，并且每个栅电极180可以包括在Y方向上突出的阶梯部分。栅电极180b可以设置为地选择线(GSL)，栅电极180h可以设置为串选择线(SSL)。在地选择线和串选择线之间的栅电极180c至180g可以设置为字线(WL)。而且，最上面的栅电极180i和180j可以设置为上擦除线。最下面的栅电极180a可以设置为下擦除线。栅电极180的层数可以变化。考虑到垂直型存储器件的电路设计和/或垂直型存储器件的存储容量或集成密度，栅电极180可以堆叠数十至数百层。栅电极180可以包括掺杂的多晶硅、金属、金属硅化物和金属氮化物中的至少一种。例如，栅电极180可以包括具有低电阻的金属或金属氮化物，诸如钨、钨氮化物、钛、钛氮化物、钽、钽氮化物、铂等。在示例实施方式中，栅电极180可以具有其中金属氮化物膜和金属膜被分层放置的多层结构。模制绝缘膜132(例如，模制绝缘膜132a至132k)可以设置于在Z方向上相邻的栅电极180之间。模制绝缘膜132可以包括氧化物材料，诸如硅氧化物、硅碳氧化物(SiOC)或硅氟氧化物(SiOF)。由于其间的模制绝缘膜132，栅电极180可以在Z方向上彼此绝缘。如上所述，模制绝缘膜132可以在Z方向上以与栅电极180基本相同或类似的阶梯形式堆叠。包括栅极电介质膜150、沟道153、第一填充膜157、衬层191、第二填充膜193和焊盘197的垂直沟道结构可以沿Z方向从下绝缘膜113的上表面延伸，并且可以穿过栅电极180和模制绝缘膜132。所述多个垂直沟道结构可以在X方向和Y方向上设置成行和列。所述多个垂直沟道结构可以以Z字形形式设置在X-Y面上。沟道153可以从下绝缘膜113的上表面沿Z方向延伸，并且可以穿透栅电极180和模制绝缘膜132。沟道153可以具有圆筒形或杯形。沟道153可以包括非晶硅、多晶硅或单晶硅。沟道153的上端可以高于最上面的本文档来自技高网...

【技术保护点】
1.一种垂直型存储器件，包括：/n多个栅电极，堆叠在衬底上；和/n垂直沟道结构，沿垂直于所述衬底的上表面的第一方向穿透所述多个栅电极，/n其中所述垂直沟道结构包括：/n沿所述第一方向延伸的沟道，/n第一填充膜，部分地填充所述沟道的内部空间，/n第一衬层，在所述第一填充膜的上表面的至少一部分上并且在所述沟道的远离所述衬底延伸超过所述第一填充膜的上部内侧壁上，其中所述第一衬层包括n型杂质，/n第二填充膜，在所述第一衬层的至少一部分上，和/n焊盘，在所述第二填充膜上并与所述第一衬层接触。/n

【技术特征摘要】
20181107 KR 10-2018-01360091.一种垂直型存储器件，包括：
多个栅电极，堆叠在衬底上；和
垂直沟道结构，沿垂直于所述衬底的上表面的第一方向穿透所述多个栅电极，
其中所述垂直沟道结构包括：
沿所述第一方向延伸的沟道，
第一填充膜，部分地填充所述沟道的内部空间，
第一衬层，在所述第一填充膜的上表面的至少一部分上并且在所述沟道的远离所述衬底延伸超过所述第一填充膜的上部内侧壁上，其中所述第一衬层包括n型杂质，
第二填充膜，在所述第一衬层的至少一部分上，和
焊盘，在所述第二填充膜上并与所述第一衬层接触。


2.根据权利要求1所述的垂直型存储器件，其中，相对于包括最下表面的所述衬底，所述第一衬层的下端低于所述多个栅电极当中的最上面的第一栅电极的下表面，并且高于与所述第一栅电极相邻的第二栅电极的上表面。


3.根据权利要求1所述的垂直型存储器件，其中，与所述第一衬层相邻的所述沟道的上部分包括掺杂有n型杂质的杂质区。


4.根据权利要求1所述的垂直型存储器件，其中，相对于包括最下表面的所述衬底，所述沟道的上端和所述第一衬层的上端高于所述多个栅电极当中的最上面的第一栅电极的上表面。


5.根据权利要求1所述的垂直型存储器件，其中，相对于包括最下表面的所述衬底，所述焊盘的下端高于所述多个栅电极当中的最上面的第一栅电极的上表面。


6.根据权利要求1所述的垂直型存储器件，其中，所述焊盘在所述沟道的上端和所述第一衬层的上端上。


7.根据权利要求1所述的垂直型存储器件，其中，所述第一衬层以间隔物的形式在所述沟道的上部内侧壁上。


8.根据权利要求7所述的垂直型存储器件，其中，所述第二填充膜与所述第一填充膜接触。


9.根据权利要求1所述的垂直型存储器件，其中，所述第一衬层的厚度在3nm至10nm的范围内。


10.根据权利要求1所述的垂直型存储器件，
其中所述第一衬层包括多晶硅或多晶硅锗，和
其中所述第一衬层中的所述n型杂质的浓度在2E20/cm3至10E20/cm3的范围内。


11.根据权利要求1所述的垂直型存储器件，还包括：
在所述第一衬层和所述沟道之间的第二衬层，
其中所述第二衬层包括p型杂质，和
其中所述第二衬层的所述p型杂质和所述第一衬层的所述n型杂质扩散到所述沟道的上部分，以在所述沟道的所述上部分中形成台阶结。


12.根据权利要求11所...

【专利技术属性】
技术研发人员：崔恩荣，金亨俊，李洙衡，池正根，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR