【技术实现步骤摘要】
一种台阶区形成方法和一种半导体器件的制造方法
本专利技术涉及半导体集成电路制造领域，特别涉及3DNAND制造领域，尤其是一种台阶区形成方法和一种半导体器件的制造方法。
技术介绍
在3DNAND存储器结构中，采用垂直堆叠多层数据存储单元的方式，实现堆叠式的3DNAND存储器结构，这些垂直堆叠的多层数据存储单元段称之为台阶区(StairStep，SS)。在3DNAND工艺中，在台阶区成形台阶是通过重复“修剪+蚀刻”(Trim+Etch)的过程来实现的。每次对光阻胶(PR)层修剪的缩小距离即为台阶的宽度，换言之，台阶宽度由水平方向光阻胶层的修剪尺寸决定。现有的“修剪+蚀刻”工艺是在台阶区覆盖一整块光阻胶层，通过多次重复“修剪+蚀刻”过程蚀刻出多层台阶。在现有工艺中每次修剪需使光阻胶(PR)水平方向缩减一个台阶宽度a，因为修剪工艺的各向同性，不可避免的，光阻胶层垂直方向也会损耗一定高度b，b数值上远远大于刻蚀过程中所必需的光阻胶厚度c，因此(b-c)厚度的光阻胶将在制作过程中损失浪费掉。若需蚀刻N层台阶，需要修剪N-1次，因...
【技术保护点】
1.一种台阶区的形成方法，用于在基底上蚀刻成形N个连续的基底台阶，设定N为大于2的自然数，且待成形基底台阶自下而上依次为第1基底台阶至第N基底台阶，其特征在于，所述方法包括以下过程：/n在所述基底表面上设置光阻胶层；/n在所述光阻胶层上制作N-1个光阻胶台阶，所述N-1个光阻胶台阶一一对应覆盖至所述第2基底台阶至所述第N基底台阶待成形区域基底表面上，且每一所述光阻胶台阶的沿宽度方向的两侧与其对应待成形基底台阶沿宽度方向的两侧相对齐；/n修剪：修剪去除所述光阻胶台阶的第i级台阶，1≤i≤N-1；/n蚀刻：基于修剪后的所述光阻胶台阶对所述基底进行蚀刻；/n按i值由小到大的顺序循...
【技术特征摘要】
1.一种台阶区的形成方法，用于在基底上蚀刻成形N个连续的基底台阶，设定N为大于2的自然数，且待成形基底台阶自下而上依次为第1基底台阶至第N基底台阶，其特征在于，所述方法包括以下过程：
在所述基底表面上设置光阻胶层；
在所述光阻胶层上制作N-1个光阻胶台阶，所述N-1个光阻胶台阶一一对应覆盖至所述第2基底台阶至所述第N基底台阶待成形区域基底表面上，且每一所述光阻胶台阶的沿宽度方向的两侧与其对应待成形基底台阶沿宽度方向的两侧相对齐；
修剪：修剪去除所述光阻胶台阶的第i级台阶，1≤i≤N-1；
蚀刻：基于修剪后的所述光阻胶台阶对所述基底进行蚀刻；
按i值由小到大的顺序循环执行所述修剪和所述蚀刻两个步骤，直到在所述基底上形成N个基底台阶。
2.根据权利要求1所述的台阶区形成方法，其特征在于：所述光阻胶层的总厚度等于蚀刻所述第N级基底台阶所必需的光阻胶厚度与第1至第N-2级光阻胶台阶修剪过程所造成的光阻胶层损失厚度之和。
3.根据权利要求2所述的台阶区形成方法，其特征在于：每一所述光阻胶台阶的台阶顶面至所述基底表面的高度等于蚀刻该光阻胶台阶所必需的光阻胶厚度与其它所有在先修剪所造成的光阻胶层损失厚度之和。
4.根据权利要求3中任一项所述的台阶区形成方法，其特征在于：所述所必需的光阻胶厚度为0.002～0.02mm。
5.根据权利要求1所述的台阶区形成方法，其特征在于：每一所述光阻胶台阶的长度与其对应待成形基底台阶的长度相等。
6.根据权利要求1所述的台阶区形成方法，其特征在于：所述台阶区设置在3DNAND上。
7.根据权利要求1所述的台阶区形成方法，其特征在于：所述N个基底台阶的台阶宽度相等。
8.根据权利要求1所述的台阶区形成方法，其特征在于：所述光阻胶层由淀积工艺制成。
9.根据权利要求1所述的台阶区形成方法，其特征在于：所述光阻胶台阶通过半色调掩膜工艺制成。
10.根据权利要求9所述的台阶区形成方法，其特征在于：从所述第一基底台阶所对应的基底表面到第N-1光阻胶台阶顶面各级台阶面所对应掩膜区域的光栅透光率依次降低，其中，第一基底表面对应掩膜区域光栅透过率为100％，第N-1光阻胶台阶顶面对应掩膜区域光栅透过率为0％。
11.根据权利要求1所述的台阶区形成方法，其特征在于：所述N-1个光阻胶台阶的制备过程包括以下步骤：利用灰阶光掩模对所述光阻胶层进行光刻制造工艺，以...
【专利技术属性】
技术研发人员：阳涵，曾凡清，董明，张磊，周玉婷，汤召辉，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北;42
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。