一种高导通低漏电的肖特基芯片制造技术

一种高导通低漏电的肖特基芯片，属于半导体技术领域。包括衬底，在衬底表面设置有外延层，在外延层中部形成肖特基界面（4），其特征在于：所述的外延层包括第一外延层和第二外延层，在肖特基界面（4）下部的第二外延层内间隔设置有多个第二单晶硅区（5），在每一个第二单晶硅区（5）的下方分别设置有第一单晶硅区（3），第二单晶硅区（5）的宽度大于其底部对应的第一单晶硅区（3）的宽度。在本高导通低漏电的肖特基芯片中，设置有两层外延层，并通过设置第一单晶硅区和第二单晶硅区，可以有效阻断反向电流，同时有效增大肖特基界面的面积，降低了正向导通的电阻，因此增大了正向导通电流。

A Schottky chip with high conductivity and low leakage

【技术实现步骤摘要】
一种高导通低漏电的肖特基芯片
一种高导通低漏电的肖特基芯片，属于半导体

技术介绍
近年来由于肖特基势垒二极管（SchottkyBarrierDiode，简称SBD）的低导通压降和极短的反向恢复时间对电路系统效率提高引起了人们高度重视并应用广泛。SBD有三个特点较为突出：（1）SBD的开启电压和导通压降均比PIN二极管小，可以降低电路中的功率损耗到较低水平；（2）SBD的结电容较低且工作频率高；（3）SBD是开关速度更快。然而传统的肖特基二极管同样存在如下缺陷：（1）肖特基势垒二极管的反向阻断电压较低，一般低于200V，使之在应用中的效率更低。（2）传统的肖特基二极管其反向漏流较大且对温度敏感。基于上述缺陷，结势垒肖特基二极管（JunctionBarrierSBD，简称结势垒肖特基二极管或JBS肖特基二极管）作为一种增强型肖特基二极管成为研究的热点，结势垒肖特基二极管结构的典型特点是在传统的肖特基二极管的外延层上集成多个PN结呈现梳状。结势垒肖特基二极管在零偏和正偏时肖特基接触部分导通，PN结部分不导通；结势垒肖特基二极管在反偏本文档来自技高网...

【技术保护点】
1.一种高导通低漏电的肖特基芯片，包括衬底，在衬底表面设置有外延层，在外延层表面中部形成肖特基界面（4），其特征在于：所述的外延层包括自下而上依次设置在衬底上表面的第一外延层和第二外延层，所述肖特基界面（4）设置在第二外延层上表面中部，在肖特基界面（4）下部的第二外延层内间隔设置有多个第二单晶硅区（5），在每一个第二单晶硅区（5）的下方分别设置有第一单晶硅区（3），其中第一单晶硅区（3）自第二外延层向下延伸至第一外延层内，且第二单晶硅区（5）的宽度大于其底部对应的第一单晶硅区（3）的宽度。/n

【技术特征摘要】
1.一种高导通低漏电的肖特基芯片，包括衬底，在衬底表面设置有外延层，在外延层表面中部形成肖特基界面（4），其特征在于：所述的外延层包括自下而上依次设置在衬底上表面的第一外延层和第二外延层，所述肖特基界面（4）设置在第二外延层上表面中部，在肖特基界面（4）下部的第二外延层内间隔设置有多个第二单晶硅区（5），在每一个第二单晶硅区（5）的下方分别设置有第一单晶硅区（3），其中第一单晶硅区（3）自第二外延层向下延伸至第一外延层内，且第二单晶硅区（5）的宽度大于其底部对应的第一单晶硅区（3）的宽度。


2.根据权利要求1所述的高导通低漏电的肖特基芯片，其特征在于：在所述肖特基界面（4）的外圈设置有绝缘层（1）。


3.根据权利要求2所述的高导通低漏电的肖特基芯片，其特征在于：在所...

【专利技术属性】
技术研发人员：薛涛，关仕汉，迟晓丽，
申请(专利权)人：淄博汉林半导体有限公司，
类型：新型
国别省市：山东;37