数据储存方法、存储器控制电路单元以及存储器储存装置制造方法及图纸

技术编号:24120966 阅读:22 留言:0更新日期:2020-05-13 03:04
本发明专利技术提供一种数据储存方法、存储器控制电路单元以及存储器储存装置。所述方法包括:接收第一数据;判断可复写式非易失性存储器模块的磨损程度值是否小于门槛值;当可复写式非易失性存储器模块的磨损程度值小于门槛值时,使用第一模式将第一数据储存至可复写式非易失性存储器模块中;以及当可复写式非易失性存储器模块的磨损程度值不小于门槛值时,使用第二模式将第一数据储存至可复写式非易失性存储器模块中。其中使用第一模式储存的第一数据的可靠度高于使用第二模式储存的第一数据的可靠度。

【技术实现步骤摘要】
数据储存方法、存储器控制电路单元以及存储器储存装置
本专利技术涉及一种数据储存方法、存储器控制电路单元以及存储器储存装置。
技术介绍
数字相机、手机与MP3在这几年来的成长十分迅速,使得消费者对储存媒体的需求也急速增加。由于可复写式非易失性存储器(rewritablenon-volatilememory)具有数据非易失性、省电、体积小、无机械结构、读写速度快等特性,最适于可携式电子产品,例如笔记本电脑。固态硬盘就是一种以快闪存储器作为储存媒体的存储器储存装置。因此,近年快闪存储器产业成为电子产业中相当热门的一环。依据每个存储单元可储存的比特数,反及(NAND)型快闪存储器可区分为单阶储存单元(SingleLevelCell,SLC)NAND型快闪存储器、多阶储存单元(MultiLevelCell,MLC)NAND型快闪存储器与三阶储存单元(TrinaryLevelCell,TLC)NAND型快闪存储器,其中SLCNAND型快闪存储器的每个存储单元可储存1个比特的数据(即,“1”与“0”),MLCNAND型快闪存储器的每个存储单元可储存2个比特的数据并且TLCNAND型快闪存储器的每个存储单元可储存3个比特的数据。在NAND型快闪存储器中,实体程序化单元是由排列在同一条字线上的数个存储单元所组成。由于SLCNAND型快闪存储器的每个存储单元可储存1个比特的数据,因此,在SLCNAND型快闪存储器中,排列在同一条字线上的数个存储单元是对应一个实体程序化单元。相对于SLCNAND型快闪存储器来说,MLCNAND型快闪存储器的每个存储单元的浮动栅储存层可储存2个比特的数据,其中每一个储存状态(即,“11”、“10”、“01”与“00”)包括最低有效位(LeastSignificantBit,LSB)以及最高有效位(MostSignificantBit,MSB)。例如,储存状态中从左侧算起的第1个比特的值为LSB,而从左侧算起的第2个比特的值为MSB。因此,排列在同一条字线上的数个存储单元可组成2个实体程序化单元,其中由此些存储单元的LSB所组成的实体程序化单元称为下实体程序化单元(lowphysicalprogrammingunit),并且由此些存储单元的MSB所组成的实体程序化单元称为上实体程序化单元(upperphysicalprogrammingunit)。特别是,下实体程序化单元的写入速度会快于上实体程序化单元的写入速度,并且当程序化上实体程序化单元发生错误时,下实体程序化单元所储存的数据也可能因此遗失。类似地,在TLCNAND型快闪存储器中的每个存储单元可储存3个比特的数据,其中每一个储存状态(即,“111”、“110”、“101”、“100”、“011”、“010”、“001”与“000”)包括从左侧算起的第1个比特的LSB、从左侧算起的第2个比特的中间有效位(CenterSignificantBit,CSB)以及从左侧算起的第3个比特的MSB。因此,排列在同一条字线上的数个存储单元可组成3个实体程序化单元,其中由此些存储单元的LSB所组成的实体程序化单元称为下实体程序化单元,由此些存储单元的CSB所组成的实体程序化单元称为中实体程序化单元,并且由此些存储单元的MSB所组成的实体程序化单元称为上实体程序化单元。特别是,对排列在同一条字线上的数个存储单元进行程序化时,仅能选择仅程序化下实体程序化单元或者同时程序化下实体程序化单元、中实体程序化单元与上实体程序化单元,否则所储存的数据可能会遗失。一般来说,一个可复写式非易失性存储器会具有多个实体抹除单元,而此些实体抹除单元中的每一个实体抹除单元是由多个实体程序化单元所组成。在生产具有可复写式非易失性存储器的存储器储存装置之前,存储器储存装置的制造商(或可复写式非易失性存储器的供应商)需对可复写式非易失性存储器进行测试以将可复写式非易失性存储器中有问题(例如,损坏或错误率高)的实体抹除单元去除。需注意的是,在测试的过程中,需反复地对可复写式非易失性存储器进行程序化或抹除的操作。然而,由于一个可复写式非易失性存储器的程序化与抹除的次数是有限的,若反复地对可复写式非易失性存储器进行测试,则可能会造成可复写式非易失性存储器的寿命下降。
技术实现思路
本专利技术提供一种数据储存方法、存储器控制电路单元以及存储器储存装置,可以在不对可复写式非易失性存储器模块进行大量的测试的情况下,直接地使用可复写式非易失性存储器模块并且可以确保可复写式非易失性存储器模块中所储存的数据的正确性。本专利技术提出一种数据储存方法,用于一可复写式非易失性存储器模块,所述数据储存方法包括:接收一第一数据;判断所述可复写式非易失性存储器模块的一磨损程度值是否小于一门槛值;当所述可复写式非易失性存储器模块的所述磨损程度值小于所述门槛值时,使用一第一模式将所述第一数据储存至所述可复写式非易失性存储器模块中;以及当所述可复写式非易失性存储器模块的所述磨损程度值不小于所述门槛值时,使用一第二模式将所述第一数据储存至所述可复写式非易失性存储器模块中。其中使用所述第一模式储存的所述第一数据的可靠度高于使用所述第二模式储存的所述第一数据的可靠度。在本专利技术的一实施例中,所述可复写式非易失性存储器模块具有一最小磨损程度值与一最大磨损程度值。所述最小磨损程度值与所述最大磨损程度值相差一第一数值。所述门槛值与所述最小磨损程度值相差一第二数值。所述第二数值为所述第一数值的十分之一。在本专利技术的一实施例中,所述可复写式非易失性存储器模块包括多个实体抹除单元,所述多个实体抹除单元中的每一个实体抹除单元包括多个实体程序化单元。其中使用所述第一模式将所述第一数据储存至所述可复写式非易失性存储器模块中的步骤包括:使用一第一程序化模式将所述第一数据写入至所述多个实体抹除单元中的一第一实体抹除单元;以及使用一第二程序化模式将储存在所述第一实体抹除单元中的所述第一数据写入至所述多个实体抹除单元中的一第二实体抹除单元。在本专利技术的一实施例中,所述方法还包括:判断所述第二实体抹除单元中的所述第一数据是否存在无法更正的错误比特;以及当所述第二实体抹除单元中的所述第一数据存在无法更正的错误比特时,读取储存在所述第一实体抹除单元中的所述第一数据。在本专利技术的一实施例中,使用所述第二模式将所述第一数据储存至所述可复写式非易失性存储器模块中的步骤包括:使用所述第二程序化模式将所述第一数据写入至所述多个实体抹除单元中的一第三实体抹除单元;判断所述第三实体抹除单元中的所述第一数据是否存在无法更正的错误比特;以及当所述第三实体抹除单元中的所述第一数据存在无法更正的错误比特时,不读取使用所述第一程序化模式写入的所述第一数据。在本专利技术的一实施例中,使用所述第一模式将所述第一数据储存至所述可复写式非易失性存储器模块中的步骤包括:执行一第一编码操作以产生对应于所述第一数据的一第一编码数据,并将所述第一数据与所述第一编码数据储存至所述可复写式非易失性存储器模块中。使用所述第二模式将所述第一数据储存至所述可复写式非易失性本文档来自技高网
...

【技术保护点】
1.一种数据储存方法,用于可复写式非易失性存储器模块,所述数据储存方法包括:/n接收第一数据;/n判断所述可复写式非易失性存储器模块的磨损程度值是否小于门槛值;/n当所述可复写式非易失性存储器模块的所述磨损程度值小于所述门槛值时,使用第一模式将所述第一数据储存至所述可复写式非易失性存储器模块中;以及/n当所述可复写式非易失性存储器模块的所述磨损程度值不小于所述门槛值时,使用第二模式将所述第一数据储存至所述可复写式非易失性存储器模块中,/n其中使用所述第一模式储存的所述第一数据的可靠度高于使用所述第二模式储存的所述第一数据的可靠度。/n

【技术特征摘要】
1.一种数据储存方法,用于可复写式非易失性存储器模块,所述数据储存方法包括:
接收第一数据;
判断所述可复写式非易失性存储器模块的磨损程度值是否小于门槛值;
当所述可复写式非易失性存储器模块的所述磨损程度值小于所述门槛值时,使用第一模式将所述第一数据储存至所述可复写式非易失性存储器模块中;以及
当所述可复写式非易失性存储器模块的所述磨损程度值不小于所述门槛值时,使用第二模式将所述第一数据储存至所述可复写式非易失性存储器模块中,
其中使用所述第一模式储存的所述第一数据的可靠度高于使用所述第二模式储存的所述第一数据的可靠度。


2.根据权利要求1所述的数据储存方法,其中所述可复写式非易失性存储器模块具有最小磨损程度值与最大磨损程度值,所述最小磨损程度值与所述最大磨损程度值相差第一数值,所述门槛值与所述最小磨损程度值相差第二数值,且所述第二数值为所述第一数值的十分之一。


3.根据权利要求1所述的数据储存方法,其中所述可复写式非易失性存储器模块包括多个实体抹除单元,所述多个实体抹除单元中的每一个实体抹除单元包括多个实体程序化单元,其中使用所述第一模式将所述第一数据储存至所述可复写式非易失性存储器模块中的步骤包括:
使用第一程序化模式将所述第一数据写入至所述多个实体抹除单元中的第一实体抹除单元;以及
使用第二程序化模式将储存在所述第一实体抹除单元中的所述第一数据写入至所述多个实体抹除单元中的第二实体抹除单元。


4.根据权利要求3所述的数据储存方法,所述方法还包括:
判断所述第二实体抹除单元中的所述第一数据是否存在无法更正的错误比特;以及
当所述第二实体抹除单元中的所述第一数据存在无法更正的错误比特时,读取储存在所述第一实体抹除单元中的所述第一数据。


5.根据权利要求4所述的数据储存方法,其中使用所述第二模式将所述第一数据储存至所述可复写式非易失性存储器模块中的步骤包括:
使用所述第二程序化模式将所述第一数据写入至所述多个实体抹除单元中的第三实体抹除单元;
判断所述第三实体抹除单元中的所述第一数据是否存在无法更正的错误比特;以及
当所述第三实体抹除单元中的所述第一数据存在无法更正的错误比特时,不读取使用所述第一程序化模式写入的所述第一数据。


6.根据权利要求1所述的数据储存方法,其中使用所述第一模式将所述第一数据储存至所述可复写式非易失性存储器模块中的步骤包括:
执行第一编码操作以产生对应于所述第一数据的第一编码数据,并将所述第一数据与所述第一编码数据储存至所述可复写式非易失性存储器模块中,
其中使用所述第二模式将所述第一数据储存至所述可复写式非易失性存储器模块中的步骤包括:
执行第二编码操作以产生对应于所述第一数据的第二编码数据,并将所述第一数据与所述第二编码数据储存至所述可复写式非易失性存储器模块中,
其中所述第一编码数据与所述第二编码数据分别用于更正储存在所述可复写式非易失性存储器模块中的所述第一数据的错误比特,且所述第一编码数据所能更正的错误比特的第一数量高于所述第二编码数据所能更正的错误比特的第二数量。


7.根据权利要求1所述的数据储存方法,其中使用所述第一模式将所述第一数据储存至所述可复写式非易失性存储器模块中的步骤包括:
执行第一压缩操作以产生对应于所述第一数据的第一压缩数据,并将所述第一压缩数据储存至所述可复写式非易失性存储器模块中,
其中使用所述第二模式将所述第一数据储存至所述可复写式非易失性存储器模块中的步骤包括:
执行第二压缩操作以产生对应于所述第一数据的第二压缩数据,并将所述第二压缩数据储存至所述可复写式非易失性存储器模块中,
其中所述第一压缩数据的大小小于所述第二压缩数据的大小。


8.一种存储器控制电路单元,用于控制可复写式非易失性存储器模块,所述存储器控制电路单元包括:
主机接口,用以电性连接至主机系统;
存储器接口,用以电性连接至所述可复写式非易失性存储器模块;
存储器管理电路,电性连接至所述主机接口以及所述存储器接口,
其中所述存储器管理电路用以接收第一数据,
其中所述存储器管理电路还用以判断所述可复写式非易失性存储器模块的磨损程度值是否小于门槛值,
当所述可复写式非易失性存储器模块的所述磨损程度值小于所述门槛值时,所述存储器管理电路还用以使用第一模式将所述第一数据储存至所述可复写式非易失性存储器模块中,以及
当所述可复写式非易失性存储器模块的所述磨损程度值不小于所述门槛值时,所述存储器管理电路还用以使用第二模式将所述第一数据储存至所述可复写式非易失性存储器模块中,
其中使用所述第一模式储存的所述第一数据的可靠度高于使用所述第二模式储存的所述第一数据的可靠度。


9.根据权利要求8所述的存储器控制电路单元,其中所述可复写式非易失性存储器模块具有最小磨损程度值与最大磨损程度值,所述最小磨损程度值与所述最大磨损程度值相差第一数值,所述门槛值与所述最小磨损程度值相差第二数值,且所述第二数值为所述第一数值的十分之一。


10.根据权利要求8所述的存储器控制电路单元,其中所述可复写式非易失性存储器模块包括多个实体抹除单元,所述多个实体抹除单元中的每一个实体抹除单元包括多个实体程序化单元,其中在使用所述第一模式将所述第一数据储存至所述可复写式非易失性存储器模块中的运作中,
所述存储器管理电路还用以使用第一程序化模式将所述第一数据写入至所述多个实体抹除单元中的第一实体抹除单元,以及
所述存储器管理电路还用以使用第二程序化模式将储存在所述第一实体抹除单元中的所述第一数据写入至所述多个实体抹除单元中的第二实体抹除单元。


11.根据权利要求10所述的存储器控制电路单元,其中
所述存储器管理电路还用以判断所述第二实体抹除单元中的所述第一数据是否存在无法更正的错误比特,以及
当所述第二实体抹除单元中的所述第一数据存在无法更正的错误比特时,所述存储器管理电路还用以读取储存在所述第一实体抹除单元中的所述第一数据。


12.根据权利要求11所述的存储器控制电路单元,其中在使用所述第二模式将所述第一数据储存至所述可复写式非易失性存储器模块中的运作中,
所述存储器管理电路还用以使用所述第二程序化模式将所述第一数据写入至所述多个实体抹除单元...

【专利技术属性】
技术研发人员:叶志刚
申请(专利权)人:群联电子股份有限公司
类型:发明
国别省市:中国台湾;71

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1