【技术实现步骤摘要】
一种带隙基准电压源快速启动电路
本专利技术属于半导体电路
，特别涉及一种带隙基准电压源快速启动电路。
技术介绍
带隙基准电路包含带隙基准主体电路和带隙基准启动电路。如图1所示，带隙基准主体电路，主要包含：PMOS管PM3、PM4和PM5，运算放大器，电阻R0、R1、R2和R3，三极管Q1和Q2。其中，运算放大器的负输入端VINN与三极管Q1的发射极连接，还与电阻R1的一端连接；电阻R1的另一端接地，三极管Q1的基极和集电极连接并接地。运算放大器的正输入端VINP，与电阻R2的一端连接，还通过电阻R0与三极管Q2的发射极连接；三极管Q2的基极和集电极连接并接地；电阻R2的另一端接地。运算放大器的输出端作为第一节点①(对应pbias信号)，管PM3、管PM4、管PM5的栅极分别与该第一节点①连接，管PM3、管PM4、管PM5的源极分别与电源电压VDD相连接；管PM3的漏极接至运算放大器的负输入端VINN，管PM4的漏极接至运算放大器的正输入端VINP；管PM5的漏极作为输出节点(对应Vref电压)，并通过电阻R3接地。现有的带隙基准启动电路包含一个NMOS管NM1：通过Ponrst信号来控制该管NM1的栅极，管NM1的源极和衬底接地，管NM1的漏极接到所述带隙基准主体电路中的第一节点①上。Ponrst信号是由该基准源外的上电清零模块(POR，全称Poweronreset)产生的，仅在上电过程中有一段时间为高电平，当经过有效的清零间隔后，该Ponrst信号会跳变为低电平并一直维持。Ponrst信号高电...
【技术保护点】
1.一种带隙基准电压源快速启动电路，包含带隙基准启动电路和带隙基准主体电路，其特征在于，/n所述带隙基准启动电路，包含：第一PMOS管(PM1)和第二PMOS管(PM2)，第一NMOS管(NM1)，耗尽型NMOS管(NM2)，电流源；/n其中，第一NMOS管(NM1)的源极通过电流源和衬底接地；第一NMOS管(NM1)的漏极、第一PMOS管(PM1)的栅极和漏极、第二PMOS管(PM2)的栅极以及管(NM2)的源极，分别连接至第二节点；/n第一PMOS管(PM1)和第二PMOS管(PM2)的源极分别连接至电源电压VDD；第二PMOS管(PM2)的漏极连接至带隙基准主体电路中运算放大器的负输入端VINN；耗尽型NMOS管(NM2)的漏极连接至所述带隙基准主体电路中运算放大器的输出端；/n第一NMOS管(NM1)和耗尽型NMOS管(NM2)的栅极连接有Ponrst信号；/n其中，Ponrst信号在高电平阶段时，第一NMOS管(NM1)和耗尽型NMOS管(NM2)开启，电流源电流I
【技术特征摘要】
1.一种带隙基准电压源快速启动电路，包含带隙基准启动电路和带隙基准主体电路，其特征在于，
所述带隙基准启动电路，包含：第一PMOS管(PM1)和第二PMOS管(PM2)，第一NMOS管(NM1)，耗尽型NMOS管(NM2)，电流源；
其中，第一NMOS管(NM1)的源极通过电流源和衬底接地；第一NMOS管(NM1)的漏极、第一PMOS管(PM1)的栅极和漏极、第二PMOS管(PM2)的栅极以及管(NM2)的源极，分别连接至第二节点；
第一PMOS管(PM1)和第二PMOS管(PM2)的源极分别连接至电源电压VDD；第二PMOS管(PM2)的漏极连接至带隙基准主体电路中运算放大器的负输入端VINN；耗尽型NMOS管(NM2)的漏极连接至所述带隙基准主体电路中运算放大器的输出端；
第一NMOS管(NM1)和耗尽型NMOS管(NM2)的栅极连接有Ponrst信号；
其中，Ponrst信号在高电平阶段时，第一NMOS管(NM1)和耗尽型NMOS管(NM2)开启，电流源电流Ibias通过第一PMOS管(PM1)在第二节点处产生偏置电压Pbias_setup，使运算放大器的输出端所对应的Pbias信号的电压与偏置电压Pbias_setup相等。
2.如权利要求1所述带隙基准电压源快速启动电路，其特征在于，
所述带隙基准主体电路，进一步包含：第三PMOS管(PM3)、第四PMOS管(PM4)和第五PMOS管(PM5)，电阻R0、R1、R2和R3，三极管Q1和Q2；
其中，运算放大器的负输入端VINN与三极管Q1的发射极连接，还与电阻R1的一端连接；电阻R...
【专利技术属性】
技术研发人员：李兆桂，陈涛，
申请(专利权)人：普冉半导体上海有限公司，
类型：发明
国别省市：上海;31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。