一种高精度高电源抑制比耗尽型电压基准电路制造技术

本发明专利技术属于电源技术领域，具体公开了一种高精度高电源抑制比耗尽型电压基准电路，其包含开关管以及与其连接的第一级基准产生电路、第二级反馈电路；本发明专利技术利用耗尽型NMOS的特性产生一个不随温度、电源电压的变化而变化的内部参考电压，同时可以实现自启动，相比于采用三极管及运放的典型电压基准电路，本发明专利技术涉及的电压基准电路更加简化，尺寸更小；并且，本发明专利技术涉及的电压基准电路采用两级带反馈的电路实现基准电压的高精度、高稳定性和高电源电压抑制比等优点，能够广泛应用于各类DC/DC转换器中。

A high precision and high rejection ratio depleted voltage reference circuit

【技术实现步骤摘要】
一种高精度高电源抑制比耗尽型电压基准电路
本专利技术属于电源
，尤其涉及一种高精度高电源抑制比耗尽型电压基准电路。
技术介绍
基准电压广泛应用于各类芯片中，能够在温度变化及电源电压变化的环境中提供稳定的参考电压，随着集成电路规模的不断增大，尤其是系统集成技术(SOC)的发展，电压基准也成为大规模、超大规模集成电路和几乎所有数字模拟系统中不可缺少的基本电路模块，在芯片中的地位是无可替代的。电压基准的精度决定了系统的精度，电压基准主要功能是给系统内部提供一个不随温度、电源电压的变化而变化的内部参考电压，保证芯片内部其它需要该参考电压的子模块工作的准确性，而现有技术中一般采用传统的带隙基准结构，其结构复杂，尺寸较大。
技术实现思路
为了解决上述问题，本专利技术提供了一种结构简单、尺寸更小的高精度高电源抑制比耗尽型电压基准电路，其包含开关管以及与其连接的第一级基准产生电路、第二级反馈电路。作为上述方案的进一步说明，所述第一级基准产生电路包含第一耗尽型NMOS管、第二增强型NMOS管及第二滤波电容；所述开关管的漏级与第一耗尽型NMOS管的漏极相连；所述第一耗尽型NMOS管的栅极、源级与第二增强型NMOS管的栅极、第二增强型NMOS管的漏级相连；所述第二增强型NMOS管的源级与地相连；所述第二滤波电容的一端与第二增强型NMOS管的栅级相连，另一端与地相连。作为上述方案的进一步说明，所述第二级反馈电路包含第三耗尽型NMOS管、第四耗尽型NMOS管、第六耗尽型NMOS管，第五增强型NMOS管，第一补偿电阻和第一补偿电容，第三滤波电容，第二分压电阻和第三分压电阻；所述第三耗尽型NMOS管的漏极与第二增强型NMOS管的漏级相连，栅极与第二增强型NMOS管的栅级相连，源级与第四耗尽型NMOS管的漏级、第六耗尽型NMOS管的漏级均相连接；所述第四耗尽型NMOS管的源级与第五增强型NMOS管的漏级相连接；所述第五增强型NMOS管的栅极与漏级之间串联第一补偿电阻和第一补偿电容，源级接地，栅极连接第二分压电阻和第三分压电阻；所述第三分压电阻另一端接地；所述第二分压电阻的另一端接第六耗尽型NMOS管的源级。本专利技术的有益效果：(1)本专利技术利用耗尽型NMOS的特性产生一个不随温度、电源电压的变化而变化的内部参考电压，同时可以实现自启动，相比于采用三极管及运放的典型电压基准电路，本专利技术涉及的电压基准电路更加简化，尺寸更小；(2)本专利技术涉及的电压基准电路采用两级带反馈的电路实现基准电压的高精度、高稳定性和高电源电压抑制比等优点，能够广泛应用于各类DC/DC转换器中附图说明图1：一种高精度高电源抑制比耗尽型电压基准电路具体实施方式下面将结合附图1和具体实施方式对本专利技术作进一步说明。本实施例提供了一种高精度高电源抑制比耗尽型电压基准电路，其包含开关管MP1以及与其连接的第一级基准产生电路、第二级反馈电路。其中开关管MP1为一个增强型PMOS管，作为控制电路的开关；第一级基准产生电路包含第一耗尽型NMOS管MN1、第二增强型NMOS管MN2及第二滤波电容C2，其产生的初级基准电压为第二级反馈电路提供精确的偏置；其各器件的连接关系为：开关管的漏级与第一耗尽型NMOS管的漏极相连；第一耗尽型NMOS管的栅极MN1、源级与所述第一耗尽型NMOS管的栅极、源级与第二增强型NMOS管MN2的栅极、第二增强型NMOS管MN2的漏级相连；第二增强型NMOS管MN2的源级与地相连；第二滤波电容C2的一端与第二增强型NMOS管MN2的栅级相连，另一端与地相连。其原理为：在开关管MP1导通的情况下，由于第一耗尽型NMOS管MN1可以在栅源电压差为0V的时候导通，第一耗尽型NMOS管MN1和第二增强型NMOS管MN2可以实现自启动，从而产生一个不随温度、电源电压的变化而变化的内部参考电压；电路启动后，处于饱和区的第一耗尽型NMOS管MN1和第二增强型NMOS管MN2的漏极电流表示为：式中，下标D表示耗尽型NMOS的相关特性参数，下标E表示增强型NMOS的相关特性参数；Ids为漏极电流，u为沟道载流子迁移率；Cox为单位面积的栅氧化层电容，单位为法拉/单位面积(F/m)；VTHD、VTHD分别为第一耗尽型NMOS管MN1和第二增强型NMOS管MN2的阈值电压；SMN1、SMN2分别为第一耗尽型NMOS管MN1和第二增强型NMOS管MN2的宽长比，Vx为第一级输出电压。由于第一耗尽型NMOS管MN1和第二增强型NMOS管MN2串联，Ids(MN1)＝Ids(MN2)，因此可得由上式可知，电压VX只与第一耗尽型NMOS管MN1和第二增强型NMOS管MN2的宽长比以及阈值电压VTH有关；增强型NMOS管的阈值电压VTHE和耗尽型NMOS管的VTHD的温度特性一致，因此在确定的工艺下，初级基准电压Vx的值只与第一耗尽型NMOS管MN1和第二增强型NMOS管MN2的宽长比有关，选取合适的宽长比，即可以得到不受温度变化而变化的基准电压。第二级反馈电路包含第三耗尽型NMOS管MN3、第四耗尽型NMOS管MN4、第六耗尽型NMOS管MN6，第五增强型NMOS管MN5，第一补偿电阻R1和第一补偿电容C1，第三滤波电容C3，第二分压电阻R2和第三分压电阻R3；其各器件的连接关系为：第三耗尽型NMOS管MN3的漏极与第二增强型NMOS管MN2的漏级相连，栅极与第二增强型NMOS管MN2的栅级相连，源级与第四耗尽型NMOS管MN4的漏级、第六耗尽型NMOS管MN6的漏级均相连接；第四耗尽型NMOS管MN4的源级与第五增强型NMOS管MN5的漏级相连接；第五增强型NMOS管MN5的栅极与漏级之间串联第一补偿电阻R1和第一补偿电容C1，源级接地，栅极连接第二分压电阻R2和第三分压电阻R3；第三分压电阻R3另一端接地；第二分压电阻R2的另一端接第六耗尽型NMOS管MN6的源级为基准电压输出。其原理为：第四耗尽型NMOS管MN4、第五增强型NMOS管MN5的结构与第一耗尽型NMOS管MN1、第二增强型NMOS管MN2的结构相似，因此可得到VFB电压的表达式为因此可以得到基准电压VREF的表达式为通过选取合适的值，可以得到与温度无关的电压VFB，第二分压电阻R2和第三分压电阻R3为同类型的电阻，因此温度系数也一致，设计中需要将第二分压电阻R2和第三分压电阻R3匹配，通过电压VFB可以得到与温度无关的基准电压VREF；为使基准电压更加的精确，采用第五增强型NMOS管MN5、第四耗尽型NMOS管MN4、第六耗尽型NMOS管MN6及第二分压电阻R2和第三分压电阻R3构成反馈环路，当基准电压VREF电压值增加时，第五增强型NMOS管MN5的导通能力增强，通过第五增强型NMOS管MN5的电流IDS5增加，第四耗尽型NMOS管MN本文档来自技高网...

【技术保护点】
1.一种高精度高电源抑制比耗尽型电压基准电路，其特征在于，包含开关管以及与其连接的第一级基准产生电路、第二级反馈电路。/n

【技术特征摘要】
1.一种高精度高电源抑制比耗尽型电压基准电路，其特征在于，包含开关管以及与其连接的第一级基准产生电路、第二级反馈电路。


2.如权利要求1所述的一种高精度高电源抑制比耗尽型电压基准电路，其特征在于，所述第一级基准产生电路包含第一耗尽型NMOS管、第二增强型NMOS管及第二滤波电容；
所述开关管的漏级与第一耗尽型NMOS管的漏极相连；
所述第一耗尽型NMOS管的栅极、源级与第二增强型NMOS管的栅极、第二增强型NMOS管的漏级相连；
所述第二增强型NMOS管的源级与地相连；
所述第二滤波电容的一端与第二增强型NMOS管的栅级相连，另一端与地相连。


3.如权利要求2所述的一种高精度高电源抑制比耗尽型电压...

【专利技术属性】
技术研发人员：王婉，夏雪，董磊，王勇，
申请(专利权)人：西安航天民芯科技有限公司，
类型：发明
国别省市：陕西;61