集成芯片以及用于形成集成芯片的方法技术

本申请的一些实施例涉及集成芯片，包括存储器件。存储器件包括设置在半导体衬底上的底部电极。上部电极设置在底部电极上。插入式金属/介电结构夹在底部电极和上部电极之间。插入式金属/介电结构包括在底部电极上方的下介电层、在下介电层上方的上介电层以及将上介电层与下介电层分开的第一金属层。本申请的实施例提供了集成芯片以及用于形成集成芯片的方法。

Integrated chip and method for forming integrated chip

【技术实现步骤摘要】
集成芯片以及用于形成集成芯片的方法
本申请的实施例涉及半导体领域，并且更具体地，涉及集成芯片以及用于形成集成芯片的方法。
技术介绍
许多现代电子器件包含配置为存储数据的电子存储器。电子存储器可以是易失性存储器或非易失性存储器。易失性存储器在供电时存储数据，而非易失性存储器在断电时能够存储数据。存在许多不同类型的非易失性存储器属于本公开内容，包括可编程金属化单元(PMC)随机存取存储器(RAM)(在某些情况下也称为导电桥RAM(CBRAM))、相变RAM(PCRAM)、基于氧化物的RAM(OxRAM)、磁RAM(MRAM)、电阻RAM(RRAM)等。RRAM特别是下一代非易失性存储器技术的一个有希望的候选者。RRAM结构简单、占用的单元面积小、开关电压低、开关时间短，并与CMOS制造工艺兼容。
技术实现思路
根据本申请的实施例，提供了一种包括存储器件的集成芯片，其中，所述存储器件包括：底部电极，所述底部电极设置在半导体衬底上；上部电极，所述上部电极设置在所述底部电极上；以及插入式金属/介电结构，所述插入式金属/介电结构夹在所述本文档来自技高网...

【技术保护点】
1.一种包括存储器件的集成芯片，其中，所述存储器件包括：/n底部电极，所述底部电极设置在半导体衬底上；/n上部电极，所述上部电极设置在所述底部电极上；以及/n插入式金属/介电结构，所述插入式金属/介电结构夹在所述底部电极和所述上部电极之间，所述插入式金属/介电结构包括在所述底部电极上方的下介电层、在所述下介电层上方的上介电层、以及将所述上介电层与所述下介电层分开的第一金属层。/n

【技术特征摘要】
20181030 US 62/752,571;20190515 US 16/412,8101.一种包括存储器件的集成芯片，其中，所述存储器件包括：
底部电极，所述底部电极设置在半导体衬底上；
上部电极，所述上部电极设置在所述底部电极上；以及
插入式金属/介电结构，所述插入式金属/介电结构夹在所述底部电极和所述上部电极之间，所述插入式金属/介电结构包括在所述底部电极上方的下介电层、在所述下介电层上方的上介电层、以及将所述上介电层与所述下介电层分开的第一金属层。


2.根据权利要求1所述的集成芯片，其中，当所述存储器件处于第一状态时，下导电丝从所述底部电极延伸穿过所述下介电层并延伸至所述第一金属层，且上导电丝从所述第一金属层延伸穿过所述上介电层并延伸至所述上部电极。


3.根据权利要求2所述的集成芯片，其中，当所述存储器件处于第二状态时，去除或断开所述下导电丝的至少一部分，使得所述下介电层将所述底部电极与所述第一金属层分开，和/或去除或断开所述上导电丝的至少一部分，使得所述上介电层将所述第一金属层与所述上部电极分开。


4.根据权利要求1所述的集成芯片，其中，所述插入式金属/介电结构还包括：
第二金属层，所述第二金属层设置在所述上介电层上，所述第二金属层将所述上介电层与所述上部电极分开。


5.根据权利要求1所述的集成芯片，其中，所述插入式金属/介电结构还包括：
第二金属层，所述第二金属层设置在所述底部电极上，所述第二金属层将所述底部电极与所述下介电层分开。


6.根...

【专利技术属性】
技术研发人员：马礼修，林仲德，荷尔本·朵尔伯斯，马库斯·约翰内斯·亨里克斯·凡·达尔，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71