一种晶圆级封装芯片及方法技术

本发明专利技术涉及晶圆级封装技术领域，涉及一种晶圆级封装芯片及方法。通过基底进行减薄处理，TSV孔里的金属和硅基底的背金连接在一起，可实现小尺寸超薄芯片的晶圆级封装，同时满足散热要求；缩减接地线路的封装电阻，降低电感效应，提升芯片性能，减少接地焊垫的连线数量，减少贵金属的使用，减小封装面积，有效降低成本；采用在图形化的增粘层上制作种子层和金属背金层，可避免发生鼓泡分层等结合力不足问题，提升可靠性，同时解决了散热问题。

A wafer level packaging chip and method

【技术实现步骤摘要】
一种晶圆级封装芯片及方法
本专利技术涉及晶圆级封装
，涉及一种晶圆级封装芯片及方法。
技术介绍
现有芯片封装时，芯片背面有塑封料层，不仅不利于芯片散热还会增加封装后的厚度，同时接地焊垫和信号焊垫都是通过打金线(wirebonding)的方法实现电气性能连接，一般接地焊接连线数量多，不仅需要消耗大量的贵金属，而且封装基板上面需要设置较大面积的接地焊垫，增大封装面积，导致成本高。同时背金材料多为为铜，容易发生氧化，对后续加工有时间限制和环境限制，一旦氧化，对产品可靠性有严重影响。
技术实现思路
本专利技术要解决的技术问题是提供一种可实现小尺寸超薄芯片的晶圆级封装减少接地焊垫的连线数量，有效降低成本，提升可靠性的晶圆级封装芯片及方法。为了解决上述技术问题，本专利技术解决其技术问题所采用的技术方案是：一种晶圆级封装方法，具体步骤包括：S1：在硅基底上制作集成电路形成晶圆，将晶圆与玻璃临时键合在一起，对硅基底进行减薄处理；S2：在晶圆硅基底上设置图形化结构的增粘层，并裸露出部分晶圆表面；S3：在硅基底上开设TSV孔，且使得TSV孔底部局部或者全部漏出集成电路上的接地焊垫；S4:晶圆背面以及TSV孔内壁制作一层种子层，在种子层上沉积一层金属背金层；S5:晶圆与玻璃拆除键合得到封装晶圆，并将获得的封装晶圆切割成单颗芯片。优选的，步骤S1中，晶圆与玻璃通过临时键合材料进行临时键合。优选的，步骤S1中，采用机械研磨方式、机械化学研磨抛光方式、等离子体干法蚀刻方式或者湿法腐蚀方式中的一种或者多种方式将晶圆减薄至厚度为50-200μm。优选的，步骤S2中，增粘层为有机材料或者二氧化硅材料中的任意一种，对设置在晶圆上的增粘层形成形状为方形、圆形或不规则多边形用以裸露出部分晶圆表面。优选的，步骤S3包括：S31：去除接地焊垫上方的晶圆以形成TSV孔，TSV孔呈现梯形状，TSV孔的上开口宽度大于下开口宽度；S32：去除接地焊垫上方的内部绝缘层，使得TSV孔底部局部或者全部漏出接地焊垫。优选的，步骤S4具体包括：S41：采用磁控溅射方式在晶圆背面以及TSV孔内壁沉积一层种子层，种子层厚度为0.05-3μm；S42：采用电镀方式或化学镀方式在种子层的表面沉积导电金属以形成背金层。本专利技术还包括一种晶圆级封装芯片，包括晶圆，所述晶圆包括硅基底以及集成电路，所述集成电路设置在所述硅基底上，所述集成电路包括内部绝缘层、接地焊垫、信号焊垫，所述内部绝缘层设置在所述硅基底上，所述接地焊垫、信号焊垫设置在所述内部绝缘层上，所述硅基底上设置有增粘层，所述晶圆上设置有TSV孔，所述TSV孔底部局部或者全部漏出接地焊垫，所述硅基底背面以及TSV孔内壁上设置有种子层，所述种子层上设置有背金层。优选的，所述硅基底厚度为50-200μm；所述增粘层厚度为0.14-20μm。优选的，所述增粘层的形状为方形、圆形或不规则多边形。优选的，所述TSV孔呈梯形结构，其上开口宽度大于下开口宽度，其上开口形状可以为圆形、方形或者多边形。本专利技术的有益效果：通过基底进行减薄处理，TSV孔里的金属和硅基底的背金连接在一起，可实现小尺寸超薄芯片的晶圆级封装，同时满足散热要求；缩减接地线路的封装电阻，降低电感效应，提升芯片性能，减少接地焊垫的连线数量，减少贵金属的使用，减小封装面积，有效降低成本；采用在图形化的增粘层上制作种子层和金属背金层，可避免发生鼓泡分层等结合力不足问题，提升可靠性，同时解决了散热问题。附图说明图1-图10是本专利技术的一种晶圆级封装方法流程示意图。图11是本专利技术的一种晶圆级封装芯片结构示意图。图中标号说明：101、玻璃；102、晶圆；102-1、硅基底；102-2、内部绝缘层；102-3、接地焊垫；102-4、信号焊垫；103、临时键合材料；104、增粘层；105、TSV孔；106、种子层；107、背金层；111、单颗芯片；具体实施方式下面结合附图和具体实施例对本专利技术作进一步说明，以使本领域的技术人员可以更好地理解本专利技术并能予以实施，但所举实施例不作为对本专利技术的限定。参照图1-图10所示，一种晶圆级封装方法，具体步骤包括：S1：在硅基底102-1上制作集成电路形成晶圆102，将晶圆102与玻璃101临时键合在一起，对硅基底102-1进行减薄处理；S2：在晶圆硅基底上设置图形化结构的增粘层104，并裸露出部分晶圆102表面；S3：在硅基底102-1上开设TSV孔105，且使得TSV孔105底部局部或者全部漏出集成电路上的接地焊垫102-3；S4:晶圆102背面以及TSV孔105内壁制作一层种子层106，在种子层106上沉积一层金属背金层107；S5:晶圆102与玻璃101拆除键合得到封装晶圆102，并将获得的封装晶圆102切割成单颗芯片111。具体的，所述晶圆102包括硅基底102-1以及集成电路，所述集成电路设置在所述硅基底102-1上，所述集成电路包括内部绝缘层102-2、接地焊垫102-3、信号焊垫102-4，所述内部绝缘层102-2设置在所述硅基底102-1上，所述接地焊垫102-3、信号焊垫102-4设置在所述内部绝缘层102-2上，所述硅基底102-1上设置有增粘层104，所述晶圆102上设置有TSV孔105，所述TSV孔105底部局部或者全部漏出接地焊垫102-3，所述硅基底102-1背面以及TSV孔105内壁上设置有种子层106，所述种子层106上设置有背金层107。通过基底进行减薄处理，TSV孔105里的金属和硅基底102-1的背金连接在一起，可实现小尺寸超薄芯片的晶圆102级封装，同时满足散热要求；缩减接地线路的封装电阻，降低电感效应，提升芯片性能，减少接地焊垫102-3的连线数量，减少贵金属的使用，减小封装面积，有效降低成本；采用在图形化的增粘层上制作种子层和金属背金层，可避免发生鼓泡分层等结合力不足问题，提升可靠性，同时解决了散热问题。步骤S1中，晶圆102与玻璃101通过临时键合材料103进行临时键合。步骤S1中，采用机械研磨方式、机械化学研磨抛光方式、等离子体干法蚀刻方式或者湿法腐蚀方式中的一种或者多种方式将晶圆102减薄至厚度为50-200μm。玻璃101的尺寸与晶圆102的尺寸相同，玻璃101的厚度为0.3-1.5mm，临时键合的作用是因为晶圆102会被后续工艺减薄到50-200μm以内，玻璃101起到支撑作用，同时防止晶圆102在后续加工TSV孔105和背金层107时，发生破片问题。采用机械研磨方式、机械化学研磨抛光方式、等离子体干法蚀刻方式或者湿法腐蚀方式中的一种或者多种方式将晶圆102减薄，其可实现封装后的芯片超薄，具体的，本专利技术可以采用金刚石磨轮进行机械研磨加工方式，或是机械化学研磨抛光方式，或是等离子体干法蚀刻方式，或是使用含本文档来自技高网...

【技术保护点】
1.一种晶圆级封装方法，其特征在于，具体步骤包括：/nS1：在硅基底上制作集成电路形成晶圆，将晶圆与玻璃临时键合在一起，对硅基底进行减薄处理；/nS2：在晶圆硅基底上设置图形化结构的增粘层，并裸露出部分晶圆表面；/nS3：在硅基底上开设TSV孔，且使得TSV孔底部局部或者全部漏出集成电路上的接地焊垫；/nS4:晶圆背面以及TSV孔内壁制作一层种子层，在种子层上沉积一层金属背金层；/nS5:晶圆与玻璃拆除键合得到封装晶圆，并将获得的封装晶圆切割成单颗芯片。/n

【技术特征摘要】
1.一种晶圆级封装方法，其特征在于，具体步骤包括：
S1：在硅基底上制作集成电路形成晶圆，将晶圆与玻璃临时键合在一起，对硅基底进行减薄处理；
S2：在晶圆硅基底上设置图形化结构的增粘层，并裸露出部分晶圆表面；
S3：在硅基底上开设TSV孔，且使得TSV孔底部局部或者全部漏出集成电路上的接地焊垫；
S4:晶圆背面以及TSV孔内壁制作一层种子层，在种子层上沉积一层金属背金层；
S5:晶圆与玻璃拆除键合得到封装晶圆，并将获得的封装晶圆切割成单颗芯片。


2.如权利要求1所述的晶圆级封装方法，其特征在于，步骤S1中，晶圆与玻璃通过临时键合材料进行临时键合。


3.如权利要求1所述的晶圆级封装方法，其特征在于，步骤S1中，采用机械研磨方式、机械化学研磨抛光方式、等离子体干法蚀刻方式或者湿法腐蚀方式中的一种或者多种方式将晶圆减薄至厚度为50-200μm。


4.如权利要求1所述的晶圆级封装方法，其特征在于，步骤S2中，增粘层为有机材料或者二氧化硅材料中的任意一种，对设置在晶圆上的增粘层形成形状为方形、圆形或不规则多边形用以裸露出部分晶圆表面。


5.如权利要求1所述的晶圆级封装方法，其特征在于，步骤S3包括：
S31：去除接地焊垫上方的晶圆以形成TSV孔，TSV孔呈现梯形状，TSV孔的上开口宽度大于下开口...

【专利技术属性】
技术研发人员：杨佩佩，金科，李永智，赖芳奇，吕军，
申请(专利权)人：苏州科阳光电科技有限公司，
类型：发明
国别省市：江苏;32