集成电路的制造方法技术

一种集成电路的制造方法，包括：于基板上图案化多个光遮罩层；利用原子层沉积将第一材料部分回填至图案化的光遮罩层；利用原子层沉积将第二材料完全回填至图案化的光遮罩层；移除光遮罩层以形成遮罩结构，其包括第一材料与第二材料至少其一；以及转移遮罩结构所形成的图案至基板，并移除遮罩结构。第一材料包括二氧化硅、碳化硅或碳材料，而第二材料包括金属氧化物或金属氮化物材料。

Manufacturing method of integrated circuit

【技术实现步骤摘要】
集成电路的制造方法
本专利技术实施例涉及一种集成电路的制造方法，特别涉及一种集成电路的图案化与沉积方法。
技术介绍
由于持续改良各种电子元件(例如晶体管、二极管、电阻、电容等)的积集密度，半导体产业经历了快速成长。在大多数的情况下，此积集密度的改善是来自最小部件尺寸不断地减少，而在给定的面积内得以纳入更多元件。光刻化工艺中使用的多重图案化技术以先进的工艺节点定义了集成电路的部件。多重图案化技术使设计者能开发出利用目前的光学光刻系统在次20nm(sub-20nm)工艺节点上制造集成电路。对即将到来的10nm、7nm或更小节点的半导体工艺而言，多重图案化技术被认为是必要的。多重图案化工艺中，单一光刻曝光可能不足以提供充足的分辨率。因此，需要额外的曝光抑或是利用经蚀刻的部件侧壁产生定位图案，以提供所需分辨率。原子层沉积(atomiclayerdeposition,ALD)是基于按序使用气相化学工艺的薄膜沉积技术。原子层沉积为化学气相沉积的一种子类别。大部分的原子层沉积反应使用两种化学物质，一般称为前驱物(precursor)。这些前驱本文档来自技高网...

【技术保护点】
1.一种集成电路的制造方法，包括：/n于一遮罩中形成一开口，该遮罩位于一硬遮罩材料之上；/n沿着该开口的多个侧壁沉积一第一间隙填充材料；/n于该开口中沉积与该第一间隙填充材料不同的一第二间隙填充材料，其包括一金属氧化物或一金属氮化物；/n移除该遮罩；/n蚀刻该第一间隙填充材料；以及/n以该第二间隙填充材料作为一遮罩，图案化该硬遮罩材料。/n

【技术特征摘要】
20181031 US 62/753,184;20190926 US 16/583,9491.一种集成电路的制造方法，包括：
于一遮罩中形成一开口，该遮罩位于一硬遮罩材料之上...

【专利技术属性】
技术研发人员：张竞予，许仲豪，王仁宏，李资良，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71