PUF单元阵列及其制造方法、以及用于设计PUF单元阵列的系统技术方案

物理不可复制功能(PUF)单元阵列包括在第一方向上布置在第一列中的第一PUF单元和在第一方向上布置在第二列中的第二PUF单元。第一PUF单元包括在第一和第二方向上延伸的第一组导电结构。第二PUF单元包括在第一和第二方向上延伸的第二组导电结构。第一PUF单元包括在第二方向上延伸的第一导电结构和第二导电结构。第二PUF单元包括在第二方向上延伸的第三导电结构和第四导电结构。第一与第三导电结构或者第二与第四导电结构关于在第二方向上延伸的至少第一或第二PUF单元的中心线彼此对称。本发明专利技术的实施例涉及PUF单元阵列及其制造方法、以及用于设计PUF单元阵列的系统。

PUF cell array and its manufacturing method, as well as the system for designing PUF cell array

【技术实现步骤摘要】
PUF单元阵列及其制造方法、以及用于设计PUF单元阵列的系统
本专利技术的实施例涉及PUF单元阵列及其制造方法、以及用于设计PUF单元阵列的系统。
技术介绍
尽管集成电路是用相同的材料和工艺来设计和制造的，但是每个集成电路可能彼此之间具有固有变化，从而使每个集成电路都是唯一的。最近，安全研究人员提出了一种物理不可复制功能(PUF)以利用集成电路之间的固有变化作为类似于人类DNA的唯一标识。PUF是可用于在加密、安全计算或安全通信中生成唯一标识或唯一密钥的物理对象。由于PUF输出的随机性，所以PUF对象的输出很难预测并且增加了一层安全性。但是，PUF区域的系统性偏差可以影响性能，并可能影响PUF输出所需的随机性，从而影响安全性。
技术实现思路
本专利技术的实施例提供了一种物理不可复制功能(PUF)单元阵列，包括：第一PUF单元，在第一方向上布置在第一列中，所述第一PUF单元包括：第一组导电结构，在所述第一方向上和不同于所述第一方向的第二方向上延伸，所述第一组导电结构位于第一金属层上，并且包括在至少所述第二方向上延伸的第一导电结构和在至少第二方向上延伸且在所述第一方向上与所述第一导电结构分离的第二导电结构；和第二PUF单元，在所述第一方向上布置在第二列中，所述第二PUF单元包括：第二组导电结构，在所述第一方向和所述第二方向上延伸，位于所述第一金属层上，并且包括在至少所述第二方向上延伸的第三导电结构和在至少所述第二方向上延伸且在第一方向上与所述第三导电结构分离的第四导电结构；其中，关于至少所述第二PUF单元或所述第一PUF单元的在所述第二方向上的中心线，至少所述第一导电结构与所述第三导电结构或者所述第二导电结构与所述第四导电结构彼此对称。本专利技术的另一实施例提供了一种形成物理不可复制功能(PUF)单元阵列的方法，该方法包括：生成第一PUF单元的第一布局设计，所述第一布局设计在第一方向上布置在第一列中，所述生成所述第一布局设计包括：生成在所述第一方向和不同于所述第一方向的第二方向上延伸的第一组导电部件布局图案，所述第一组导电部件布局图案位于第一布局层上，并且包括在至少所述第二方向上延伸的第一导电部件布局图案和在至少所述第二方向上延伸且在所述第一方向上与所述第一导电部件布局图案分离的第二导电部件布局图案；生成第二PUF单元的第二布局设计，所述第二布局设计在所述第一方向上布置在第二列中，所述生成所述第二布局设计包括：生成在所述第一方向和所述第二方向上延伸的第二组导电部件布局图案，所述第二组导电部件布局图案位于所述第一布局层上，并且包括在至少所述第二方向上延伸的第三导电部件布局图案和在至少所述第二方向上延伸且在所述第一方向上与所述第三导电部件布局图案分离的第四导电部件布局图案；以及其中，关于至少所述第一布局设计或所述第二布局设计的在所述第二方向上延伸的中心线，至少所述第一导电部件布局图案与所述第三导电部件布局图案或者所述第二导电部件布局图案与所述第四导电部件布局图案彼此对称，通过硬件处理器执行以上所述生成的操作中的至少一个，至少所述第一布局设计或所述第二布局设计存储在非暂时性计算机可读介质中；以及基于至少第一布局设计或第二布局设计制造所述PUF单元阵列。本专利技术的又一实施例提供了一种用于设计物理不可复制功能(PUF)单元阵列的系统，所述系统包括：非暂时性计算机可读介质，被配置为存储可执行指令；以及处理器，耦合至所述非暂时性计算机可读介质，其中，所述处理器被配置为执行以下指令：将第一PUF单元的第一布局设计在第一方向上放置在第一列中，所述放置所述第一布局设计包括：将第一组导电部件布局图案放置在第一布局层上，所述第一组导电部件布局图案在所述第一方向和不同于所述第一方向的第二方向上延伸，并且包括在至少所述第二方向上延伸的第一导电部件布局图案和在至少所述第二方向上延伸且在所述第一方向上与所述第一导电部件布局图案分离的第二导电部件布局图案；将第二PUF单元的第二布局设计在所述第一方向上放置在第二列中，所述放置所述第二布局设计包括：将第二组导电部件布局图案放置在所述第一布局层上，所述第二组导电部件布局图案在所述第一方向和所述第二方向上延伸，并且包括在至少所述第二方向上延伸的第三导电部件布局图和在至少所述第二方向上延伸且在所述第一方向上与所述第三导电部件布局图案分离的第四导电部件布局图案；其中，关于至少所述第一布局设计或所述第二布局设计的在所述第二方向上延伸的第一中心线，至少所述第一导电部件布局图案与所述第三导电部件布局图案或者所述第二导电部件布局图案与所述第四导电部件布局图案彼此对称。附图说明当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。图1A是根据一些实施例的PUF单元的电路图。图1B是根据一些实施例的波形图。图2A至图2K是根据一些实施例的布局设计的图。图2L是根据一些实施例的布局设计的图。图3A、图3B和图3C是根据一些实施例的集成电路的图。图4A是根据一些实施例的PUF单元的抽象视图的示意图。图4B是根据一些实施例的PUF单元的抽象视图的示意图。图5A至图5K是根据一些实施例的布局设计的图。图5L是根据一些实施例的布局设计的图。图6A、图6B和图6C是根据一些实施例的集成电路的图。图7A是根据一些实施例的PUF单元的抽象视图的示意图。图7B是根据一些实施例的PUF单元的抽象视图的示意图。图8A是根据一些实施例的PUF单元阵列的示意图。图8B是根据一些实施例的PUF单元阵列的示意图。图9A是根据一些实施例的PUF单元阵列的示意图。图9B是根据一些实施例的PUF单元阵列的示意图。图9C是根据一些实施例的PUF单元阵列的示意图。图9D是根据一些实施例的PUF单元阵列的示意图。图10是根据一些实施例的PUF单元阵列的示意图。图11是根据一些实施例的形成或制造集成电路的方法的流程图。图12是根据一些实施例的生成集成电路的布局设计的方法的流程图。图13是根据一些实施例的用于设计和制造IC布局设计的系统的框图。图14是根据一些实施例的IC制造系统以及与其相关的IC制造流程的框图。具体实施方式以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不是限制性的。可以预期其他的组件、材料、值、步骤、布置等。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可以在各个示例中重复参考数字和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的本文档来自技高网...

【技术保护点】
1.一种物理不可复制功能(PUF)单元阵列，包括：/n第一PUF单元，在第一方向上布置在第一列中，所述第一PUF单元包括：/n第一组导电结构，在所述第一方向上和不同于所述第一方向的第二方向上延伸，所述第一组导电结构位于第一金属层上，并且包括在至少所述第二方向上延伸的第一导电结构和在至少第二方向上延伸且在所述第一方向上与所述第一导电结构分离的第二导电结构；和/n第二PUF单元，在所述第一方向上布置在第二列中，所述第二PUF单元包括：/n第二组导电结构，在所述第一方向和所述第二方向上延伸，位于所述第一金属层上，并且包括在至少所述第二方向上延伸的第三导电结构和在至少所述第二方向上延伸且在第一方向上与所述第三导电结构分离的第四导电结构；/n其中，关于至少所述第二PUF单元或所述第一PUF单元的在所述第二方向上的中心线，至少所述第一导电结构与所述第三导电结构或者所述第二导电结构与所述第四导电结构彼此对称。/n

【技术特征摘要】
20181031 US 62/753,281;20191023 US 16/661,9711.一种物理不可复制功能(PUF)单元阵列，包括：
第一PUF单元，在第一方向上布置在第一列中，所述第一PUF单元包括：
第一组导电结构，在所述第一方向上和不同于所述第一方向的第二方向上延伸，所述第一组导电结构位于第一金属层上，并且包括在至少所述第二方向上延伸的第一导电结构和在至少第二方向上延伸且在所述第一方向上与所述第一导电结构分离的第二导电结构；和
第二PUF单元，在所述第一方向上布置在第二列中，所述第二PUF单元包括：
第二组导电结构，在所述第一方向和所述第二方向上延伸，位于所述第一金属层上，并且包括在至少所述第二方向上延伸的第三导电结构和在至少所述第二方向上延伸且在第一方向上与所述第三导电结构分离的第四导电结构；
其中，关于至少所述第二PUF单元或所述第一PUF单元的在所述第二方向上的中心线，至少所述第一导电结构与所述第三导电结构或者所述第二导电结构与所述第四导电结构彼此对称。


2.根据权利要求1所述的PUF单元阵列，还包括：
第一组PUF单元，具有第一数量的PUF单元，所述第一组PUF单元包括第一PUF单元；以及
第二组PUF单元，具有与所述第一数量的PUF单元相等的第二数量的PUF单元，所述第二组PUF单元包括第二PUF单元。


3.根据权利要求2所述的PUF单元阵列，其中
所述第一组PUF单元和所述第二组PUF单元中的每个PUF单元具有相应的输出引脚，所述相应的输出引脚具有相应的地址，以及
所述第一组PUF单元和所述第二组PUF单元中的每个PUF单元的每个相应的输出引脚的每个地址是随机排列的。


4.根据权利要求1所述的PUF单元阵列，还包括：
第三PUF单元，在所述第二方向上布置在所述第一行中，所述第三PUF单元与所述第一PUF单元关于在第一方向上的第一线彼此对称，所述第三PUF单元包括：
第三组导电结构，在至少所述第二方向上延伸，位于所述第一金属层上，并且包括在至少所述第二方向上延伸的第五导电结构和在至少所述第二方向上延伸且在所述第一方向上与所述第五导电结构分离的第六导电结构；和
第四PUF单元，布置在所述第一行中，所述第四PUF单元与所述第二PUF单元关于在第一方向上的第二线彼此对称，所述第四PUF单元包括：
第四组导电结构，在至少所述第二方向上延伸，位于第一金属层上，并且包括在至少所述第二方向上延伸的第七导电结构和在至少所述第二方向上延伸且在所述第一方向上与所述第七导电结构分离的第八导电结构；
其中，关于至少所述第三PUF单元或所述第四PUF单元的在所述第二方向上的中心线，至少所述第五导电结构与所述第七导电结构或者所述第六导电结构与所述第八导电结构彼此对称；和
所述第一PUF单元和所述第二PUF单元在所述第二方向上布置在第二行中。


5.根据权利要求4所述的PUF单元阵列，其中
所述第三PUF单元布置在所述第一列中；
所述第四PUF单元布置在所述第二列中；
所述第一行与所述第二行相邻；以及
所述第一列与所述第二列相邻。


6.根据权利要求4所述的PUF单元阵列，其中
所述第四PUF单元布置在所述第一列中；
所述第三PUF单元布置在所述第二列中；
所述第一行与所述第二行相邻；以及
所述第一列与第二列相邻。


7.一种形成物理不可复制功能(PUF)单元阵列的方法，所述方法包括：
生成第一PUF单元的第一布局设计，所述第一布局设计在第一方向上布置在第一列中，所述生成所述第一布局设计包括：
生成在所述第一方向和不同于所述第一方向的第二方向上延伸的第一组导电部件布局图案，所述第一组导电部件布局图案位于第一布局层上，并且包括在至少所述第二方向上延伸的第一导电部件布局图案和在至少所述第二方向上延伸且在所述第一方向上与所述第一导电部件布局图案分离的第二导电部件布局图案；
生成第二PUF单元的第二布局设计，所述第二布局设计在所述第一方向上布置在第二列中，所述生成所述第二布局设计包括：
生成在所述第一方向和所述第二方向上延伸的第二组导电部件...

【专利技术属性】
技术研发人员：李承恩，吕士濂，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71