基于单元间关联性的布局改善方法及系统技术方案

本揭露提供一种执行布局改善的方法及系统，其包括：提供包含多个单元的第一设计布局；使用光学近接校正来更新所述多个单元中的第一单元以提供第一经更新单元及数据集；基于所述数据集更新来自所述第一设计布局中的剩余单元中的第二单元以提供第二经更新单元；及基于所述第一设计布局中的所述第一经更新单元及所述第二经更新单元制造掩模。

Layout improvement method and system based on inter unit correlation

【技术实现步骤摘要】
基于单元间关联性的布局改善方法及系统
本专利技术实施例涉及基于单元间关联性的布局改善方法及系统。
技术介绍
在先进半导体技术中，持续减小的装置大小及日益复杂的电路布置使集成电路(IC)的设计及制作更具挑战性且成本更高。在交付IC的电路设计以进行批量生产之前，必须确认设计满足设计规范及制造准则。为了尽可能早地检测设计错误或缺陷，电路设计者使用已在半导体工业中广泛接受的计算机辅助电路设计工具，以辅助识别潜在缺陷。然而，随着电路复杂性及装置密度不断增加，电路设计及验证中涉及的软件程序现消耗大量时间及资源。因此，必需改进设计流程以减少设计循环时间，同时维持设计质量。光学光刻操作中的光绕射对减小构件大小提出一个障碍。用来补偿光绕射效应的常用技术包括光学近接校正(OPC)。可跨设计布局重复地执行这些方法以便确保设计布局中的所有图案的可接受改善结果。因此，可需要大量软件资源且可导致对设计布局执行光刻改善需要显著成本。因此，设计低效及工艺成本已成为待克服以便实现装置的经济性批量生产的挑战。因此，需要一种不损及性能的更有效光刻改善方法。专本文档来自技高网...

【技术保护点】
1.一种布局方法，其包含：/n提供包含多个单元的第一设计布局；/n使用光学近接校正来更新所述多个单元中的第一单元以提供第一经更新单元及数据集；/n基于所述数据集更新来自所述第一设计布局中的剩余单元的第二单元以提供第二经更新单元；及/n基于所述第一设计布局中的所述第一经更新单元及所述第二经更新单元制造掩模。/n

【技术特征摘要】
20181031 US 62/753,369;20190812 US 16/538,6541.一种布局方法，其包含：
提供包含多个单元的第一设计布局；

【专利技术属性】
技术研发人员：朱为麟，曾信纶，黄圣文，黄志仲，蔡启铭，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71