具有高介电常数钝化层的双通道横向功率MOSFET器件制造技术

本发明专利技术属于半导体功率器件技术领域，涉及横向功率MOSFET器件(Metal‑Oxide‑Semi conductor Field‑Effect Transistor)，具体为一种具有高介电常数钝化层的双通道横向功率MOSFET器件；用以解决现有的双通道横向功率MOSFET器件中靠近器件表面的经N型外延层n

Two channel transverse power MOSFET with high dielectric constant passivation layer

【技术实现步骤摘要】
具有高介电常数钝化层的双通道横向功率MOSFET器件
本专利技术属于半导体功率器件
，涉及一种横向功率MOSFET器件(Metal-Oxide-SemiconductorField-EffectTransistor)，具体为一种具有高介电常数钝化层的双通道横向功率MOSFET器件。
技术介绍
相比于具有一条导电通道的传统横向功率MOSFET器件，双通道的横向功率MOSFET器件在结构中增加了一条导电通道；通过合理运用RESURF(REducedSURfaceEffect)技术，可以在维持器件耐压的同时，利用增加的导电通道降低器件的比导通电阻。现有的双通道横向功率MOSFET器件结构如图1所示，包括：P型衬底，位于P型衬底上的N型外延层n2，位于N型外延层n2上的P型埋层与P型阱区，位于所述P型埋层上的N型外延层n1；所述P型阱区内设置有依次邻接的N型重掺杂区P型重掺杂区p+与N型重掺杂区所述P型重掺杂区p+、部分N型重掺杂区及部分N型重掺杂区上设置有源极；所述N型重掺杂区远离于P型重掺杂区p+的一侧设置有深入P型衬底的槽栅，所述槽栅覆盖部分N型重掺杂区并与源极不接触；所述N型重掺杂区远离于P型重掺杂区p+的一侧设置有平面栅，所述平面栅覆盖部分N型重掺杂区P型阱区及部分N型外延层n1、并与源极不接触；所述P型埋层与P型阱区部分重叠，所述P型埋层的始端位于所述P型重掺杂区p+的正下方，且所述N型外延层n1与N型外延层n2于P型埋层的末端连接导通；所述N型外延层n1内设置有N型重掺杂区所述N型重掺杂区上设置有漏极；所述源极与漏极之间设置有低介电常数钝化层，覆盖器件表面。上述现有的双通道横向功率MOSFET器件，其靠近器件表面的、经所述N型外延层n1的导电通道往往难以被双RESURF技术优化，限制了器件击穿电压与比导通电阻之间的关系。
技术实现思路
本专利技术之目的在于针对上述现有技术的缺点，提供一种具有高介电常数钝化层的双通道横向功率MOSFET器件，以获得更加优化的击穿电压与比导通电阻的关系。为实现上述目的，本专利技术采用的技术方案为：具有高介电常数钝化层的双通道横向功率MOSFET器件，包括：P型衬底，位于P型衬底上的N型外延层n2，位于N型外延层n2上的P型埋层与P型阱区，位于所述P型埋层上的N型外延层n1；所述P型阱区内设置有依次邻接的N型重掺杂区P型重掺杂区p+与N型重掺杂区所述P型重掺杂区p+、部分N型重掺杂区及部分N型重掺杂区上设置有源极；所述N型重掺杂区远离于P型重掺杂区p+的一侧设置有深入P型衬底的槽栅G2，所述槽栅G2覆盖部分N型重掺杂区并与源极不接触；所述N型重掺杂区远离于P型重掺杂区p+的一侧设置有平面栅G1，所述平面栅G1覆盖部分N型重掺杂区P型阱区及部分N型外延层n1、并与源极不接触；所述P型埋层与P型阱区部分重叠，所述P型埋层的始端位于所述P型重掺杂区p+的正下方，且所述N型外延层n1与N型外延层n2于P型埋层的末端连接导通；所述N型外延层n1内设置有N型重掺杂区所述N型重掺杂区上设置有漏极；所述源极与漏极之间设置有低介电常数钝化层，覆盖器件表面；所述平面栅G1与漏极之间还设置有高介电常数钝化层，所述高介电常数钝化层覆盖于N型外延层n1上表面、位于N型外延层n1与低介电常数钝化层之间。具有高介电常数钝化层的双通道横向功率MOSFET器件，包括：P型衬底，位于P型衬底上的N型外延层n2，位于N型外延层n2上的P型埋层与P型阱区，位于所述P型埋层上的N型外延层n1；所述P型阱区内设置有依次邻接的N型重掺杂区P型重掺杂区p+与N型重掺杂区所述P型重掺杂区p+、部分N型重掺杂区及部分N型重掺杂区上设置有源极；所述N型重掺杂区远离于P型重掺杂区p+的一侧设置有平面栅G3，所述平面栅G3覆盖部分N型重掺杂区P型阱区及部分N型外延层n2，且平面栅G3与源极不接触；所述N型重掺杂区远离于P型重掺杂区p+的一侧设置有平面栅G1，所述平面栅覆盖部分N型重掺杂区P型阱区及部分N型外延层n1，且平面栅G1与源极不接触；所述P型埋层与P型阱区部分重叠，所述P型埋层的始端位于所述P型重掺杂区p+的正下方，且所述N型外延层n1与N型外延层n2于P型埋层的末端连接导通；所述N型外延层n1内设置有N型重掺杂区所述N型重掺杂区上设置有漏极；所述源极与漏极之间设置有低介电常数钝化层，覆盖器件表面；所述平面栅G1与漏极之间还设置有高介电常数钝化层，所述高介电常数钝化层覆盖于N型外延层n1上表面、位于N型外延层n1与低介电常数钝化层之间。具有高介电常数钝化层的双通道横向功率MOSFET器件，包括：P型衬底，位于P型衬底上的N型外延层n2与P型阱区，位于N型外延层n2上的P型埋层，以及位于P型埋层上的N型外延层n1；并且，所述N型外延层n1与N型外延层n2分别于P型埋层的首端、末端连接导通；所述P型阱区内设置有依次邻接的P型重掺杂区p+与N型重掺杂区所述P型重掺杂区p+及部分N型重掺杂区上设置有源极；所述N型重掺杂区远离于P型重掺杂区p+的一侧设置有平面栅G1，所述平面栅覆盖部分N型重掺杂区P型阱区及部分N型外延层n1，且平面栅G1与源极不接触；所述N型外延层n1内设置有N型重掺杂区所述N型重掺杂区上设置有漏极；所述源极与漏极之间设置有低介电常数钝化层，覆盖器件表面；所述平面栅G1与漏极之间还设置有高介电常数钝化层，所述高介电常数钝化层覆盖于N型外延层n1上表面、位于N型外延层n1与低介电常数钝化层之间。进一步的，上述所有双通道横向功率MOSFET器件中，所述高介电常数钝化层与N型外延层n1之间还设置有一层低介电常数钝化薄层。更进一步的，上述所有双通道横向功率MOSFET器件中，所述高介电常数钝化层材料为：钛酸锶、钛酸钡、钛酸锶钡或锆钛酸铅；所述低介电常数钝化层材料为：氧化硅、氮化硅或硼磷硅玻璃。更进一步的，上述所有双通道横向功率MOSFET器件中，所述高介电常数钝化层的厚度为200纳米至800纳米。更进一步的，所述低介电常数钝化薄层的材料为：氧化硅、氮化硅或硼磷硅玻璃。更进一步的，所述低介电常数钝化薄层的厚度小于20纳米。本专利技术的有益效果在于：本专利技术提供一种具有高介电常数钝化层的双通道横向功率MOSFET器件，在现有的双通道横向功率MOSFET器件的基础上，在器件表面覆盖了高介电常数钝化层；利用该高介电常数钝化层，帮助靠近器件表面的导电通道达成双RESURF条件，同时在器件导通时帮助靠近器件表面的导电通道形成载流子的积累层，最终优化器件击穿电压与比导通电阻的关系。附图说明图1为现有的双通道横向功率MOSFET器件结构示意图。图2为本专利技术实施例1的一种具有高介电常数钝化层的双通道横向功率MOSFET器件结构示意图；其中，器件具有一个平面栅G1与一个槽栅G2。图3为本专利技术实施例2的一种具有高介电常数钝化层的双通道横向功率MOSFET器件本文档来自技高网...

【技术保护点】
1.具有高介电常数钝化层的双通道横向功率MOSFET器件，包括：/nP型衬底，位于P型衬底上的N型外延层n

【技术特征摘要】
1.具有高介电常数钝化层的双通道横向功率MOSFET器件，包括：
P型衬底，位于P型衬底上的N型外延层n2，位于N型外延层n2上的P型埋层与P型阱区，位于所述P型埋层上的N型外延层n1；
所述P型阱区内设置有依次邻接的N型重掺杂区P型重掺杂区p+与N型重掺杂区所述P型重掺杂区p+、部分N型重掺杂区及部分N型重掺杂区上设置有源极；所述N型重掺杂区远离于P型重掺杂区p+的一侧设置有深入P型衬底的槽栅G2，所述槽栅G2覆盖部分N型重掺杂区并与源极不接触；所述N型重掺杂区远离于P型重掺杂区p+的一侧设置有平面栅G1，所述平面栅G1覆盖部分N型重掺杂区P型阱区及部分N型外延层n1、并与源极不接触；所述P型埋层与P型阱区部分重叠，所述P型埋层的始端位于所述P型重掺杂区p+的正下方，且所述N型外延层n1与N型外延层n2于P型埋层的末端连接导通；所述N型外延层n1内设置有N型重掺杂区所述N型重掺杂区上设置有漏极；所述源极与漏极之间设置有低介电常数钝化层，覆盖器件表面；
所述平面栅G1与漏极之间还设置有高介电常数钝化层，所述高介电常数钝化层覆盖于N型外延层n1上表面、位于N型外延层n1与低介电常数钝化层之间。


2.具有高介电常数钝化层的双通道横向功率MOSFET器件，包括：
P型衬底，位于P型衬底上的N型外延层n2，位于N型外延层n2上的P型埋层与P型阱区，位于所述P型埋层上的N型外延层n1；
所述P型阱区内设置有依次邻接的N型重掺杂区P型重掺杂区p+与N型重掺杂区所述P型重掺杂区p+、部分N型重掺杂区及部分N型重掺杂区上设置有源极；所述N型重掺杂区远离于P型重掺杂区p+的一侧设置有平面栅G3，所述平面栅G3覆盖部分N型重掺杂区P型阱区及部分N型外延层n2，且平面栅G3与源极不接触；所述N型重掺杂区远离于P型重掺杂区p+的一侧设置有平面栅G1，所述平面栅覆盖部分N型重掺杂区P型阱区及部分N型外延层n1，且平面栅G1与源极不接触；所述P型埋层与P型阱区部分重叠，所述P型埋层的始端位于所述P型重掺杂区p+的正下方，且所述N型外延层n1与N型外延层n2于P型埋层的末端连接导通；所述N型外延层n1内设置有N型重掺杂区所述N型重掺杂区上设置有漏极；...

【专利技术属性】
技术研发人员：程骏骥，陈为真，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川;51