包括感测放大器和锁存器的半导体集成电路制造技术

提供一种包括感测放大器和锁存器的触发器。半导体集成电路包括：感测放大器电路，其适用于通过响应于时钟信号而感测并放大差分输入信号的电平差来产生差分输出信号，以及将差分输出信号分别输出到第一节点和第二节点；锁存电路，其适用于在第一节点与第二节点之间反馈与锁存差分输出信号；以及控制电路，其适用于响应于初始化信号来控制差分输出信号在第一节点与第二节点之间的反馈。

Semiconductor integrated circuit including sense amplifier and latch

【技术实现步骤摘要】
包括感测放大器和锁存器的半导体集成电路相关申请的交叉引用本申请要求2018年10月24日提交的申请号为10-2018-0127379的韩国专利申请的优先权，其通过引用整体合并于此。
示例性实施例涉及一种半导体集成电路，并且更具体地，涉及一种包括感测放大器和锁存器的触发器。
技术介绍
在电子系统中，处理器或半导体存储器件需要诸如寄存器的数据储存装置，以便临时储存各种数据。即，寄存器被用作布置在处理器或半导体存储器件中的小型数据存储器件。寄存器通常具有其中耦接有多个触发器的配置。这是因为可以容易并快速地读取和写入数据。例如，将数据储存在寄存器中所需的时间通常为几十纳秒或更短，这比诸如动态随机存取存储器(DRAM)之类的主存储器件要快得多。通常，触发器是用在半导体集成电路中以储存和输出输入信号的状态或保持其先前状态的半导体器件。触发器有很多类型，需要根据所需的用途进行选择。在高性能半导体集成电路的设计中，速度、功耗、时钟偏斜错误和布局面积是重要的参数。触发器对确定这些参数具有实质上很大的影响，并且是确定高性能半本文档来自技高网...

【技术保护点】
1.一种半导体集成电路，包括：/n感测放大器电路，其适用于通过响应于时钟信号而感测并放大差分输入信号的电平差来产生差分输出信号，以及将所述差分输出信号分别输出到第一节点和第二节点；/n锁存电路，其适用于在所述第一节点与所述第二节点之间反馈与锁存所述差分输出信号；以及/n控制电路，其适用于响应于初始化信号来控制所述差分输出信号在所述第一节点与所述第二节点之间的反馈。/n

【技术特征摘要】
20181024 KR 10-2018-01273791.一种半导体集成电路，包括：
感测放大器电路，其适用于通过响应于时钟信号而感测并放大差分输入信号的电平差来产生差分输出信号，以及将所述差分输出信号分别输出到第一节点和第二节点；
锁存电路，其适用于在所述第一节点与所述第二节点之间反馈与锁存所述差分输出信号；以及
控制电路，其适用于响应于初始化信号来控制所述差分输出信号在所述第一节点与所述第二节点之间的反馈。


2.根据权利要求1所述的半导体集成电路，还包括预充电电路，所述预充电电路适用于响应于所述初始化信号而将所述第一节点预充电至电源电压。


3.根据权利要求2所述的半导体集成电路，其中，所述预充电电路包括：
第一PMOS晶体管，其耦接在所述第一节点与所述电源电压的端子之间，并且适用于通过其栅极接收所述初始化信号；以及
第二PMOS晶体管，其耦接在所述第二节点与所述电源电压的端子之间，并且适用于通过其栅极接收所述电源电压。


4.根据权利要求2所述的半导体集成电路，其中，所述控制电路通过阻止所述差分输出信号从所述第二节点到所述第一节点的反馈来控制所述反馈。


5.根据权利要求4所述的半导体集成电路，其中，所述锁存电路包括：
第一反相器，其适用于将所述第一节点的信号反相并且向所述第二节点输出被反相的信号；以及
第二反相器，其适用于将所述第二节点的信号反相并且向所述第一节点输出被反相的信号。


6.根据权利要求5所述的半导体集成电路，其中，所述控制电路包括：
第一NMOS晶体管，其耦接在所述第一反相器与接地电压的端子之间，并且适用于通过其栅极接收所述电源电压；以及
第二NMOS晶体管，其耦接在所述第二反相器与所述接地电压的端子之间，并且适用于通过其栅极接收所述初始化信号。


7.根据权利要求6所述的半导体集成电路，其中，所述初始化信号在所述半导体集成电路的初始操作时段之内被激活为逻辑低电平。


8.根据权利要求7所述的半导体集成电路，其中，响应于被激活为所述逻辑低电平的所述初始化信号，所述第二NMOS晶体管被关断并且将所述第二反相器去激活。


9.根据权利要求1所述的半导体集成电路，还包括复位电路，所述复位电路适用于响应于所述初始化信号而将所述时钟信号复位，并且将复位时钟信号输出至所述感测放大器电路。


10.根据权利要求9所述的半导体集成电路，其中，所述复位电路包括与非门，所述与非门对作为输入的所述时钟信号和所述初始化信号执行与非运算。


11.一种半导体集成电路，包括：
复位电路，其适用于响应于在初始操作时段之内被激活为逻辑低电平的初始化信号来将时钟信号复位；
感测放大器电路，其适用于通过响应于复位时钟信号而感测并放大差分输入信号的电平差来产生差分输出信号，以及将所产生的差分输出信号分别输出至第一节点和第二节点；以及
锁存电路，其适用于在所述第一节点与所述第二节点之间反馈与锁存所述差分输出信号。


12.根据权利要求11所述的半导体集成电路，还包括预充电电路，所述预充电电路适用于响应于所述初始化信号而将所述第一节点预充电至电源电压。


13.根据权利要求12所述的半导体集成电路，还包括控制电路，所述控制电路适用于响应于所述初始化信号而阻止所述差分输出信号从所述第二节点到所述第一节点的反馈。


14.根据权利要求11所...

【专利技术属性】
技术研发人员：金圣祐，郑仁和，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR