用于检测延迟锁定环中的环路计数的设备及方法技术

本发明专利技术揭示用于检测在测量初始化过程中使用分频时钟的延迟锁定环中的环路计数的设备及方法。实例设备包含：分频器，其经配置以接收信号并产生第一分频信号及与所述第一分频信号互补的第二分频信号；第一电路，其经配置以在第一启用周期期间对所述第一分频信号进行计数并产生第一计数值；第二电路，其经配置以在第二启用周期期间对所述第二分频信号进行计数并产生第二计数值；及加法器，其经配置以响应于所述第一及第二计数值而产生第三计数值。

Device and method for detecting loop count in delay locked loop

【技术实现步骤摘要】
【国外来华专利技术】用于检测延迟锁定环中的环路计数的设备及方法
技术介绍
许多高速电子系统在关键时序要求下操作，所述要求规定需要产生拥有关于某些参考信号的精确时序关系的周期性时钟波形。计算集成电路性能的改进以及在同一板上包含若干计算装置的趋势的不断盛行对使所有组件的时间帧同步提出挑战。虽然系统中所有组件的操作应高度同步，即应将所有组件的内部产生的时钟的有效边缘之间的最大时间偏斜最小化，但将系统的外部时钟馈送到所有组件是不够的。这是因为不同的芯片可能具有不同的制造参数，所述制造参数当与额外因素(例如环境温度、电压及处理变化)一起被采用时可能会导致相应芯片产生的时钟的相位差异很大。可通过使用例如数字延迟锁定环(DDLL)电路的时序电路来检测相同频率的时钟信号之间的相位差并产生与所述相位差有关的数字信号来实现同步。DDLL电路可能需要相对大量的时钟循环来同步。结合DLL电路，可使用开环拓扑，例如测量受控延迟(MCD)电路，其中时序测量直接控制可变延迟。MCD电路呈现出快速锁定能力(例如，在初始化后的1到4个时钟循环内)。MCD电路产生初始测量，DDLL接管以维持锁定并跟踪随时间推移的变化。
技术实现思路
描述实例设备。一种实例设备可包含：分频器，其经配置以接收信号并产生第一分频信号及与所述第一分频信号互补的第二分频信号；第一电路，其经配置以在第一启用周期期间对所述第一分频信号进行计数并产生第一计数值；第二电路，其经配置以在第二启用周期期间对所述第二分频信号进行计数并产生第二计数值；及加法器，其经配置以响应于所述第一及第二计数值而产生第三计数值。由所述分频器接收的所述信号可包含时钟信号。所述实例设备可进一步包含延迟路径，其经配置以接收所述时钟信号并传播所述时钟信号，并响应于所述第三计数值而改变所述时钟信号的延迟值。可响应于所述第一分频信号而产生所述第一启用周期。可响应于所述第二分频信号而产生所述第二启用周期。可响应于分别指示时序环路循环的开始及结束的起动及停止信号而额外地产生所述第一及第二启用周期。所述第三计数值可对应于参考时钟遍历所述时序环路的数目时钟循环。另一实例设备可包含：延迟锁定环，其经配置以使存储器内部的时钟信号与外部接收的时钟信号同步；测量受控延迟电路，其经配置以通过利用参考时钟遍历所述延迟锁定环来确定可变延迟量而初始化所述延迟锁定环；及环路计数器，其耦合到所述测量受控延迟电路的分频时钟部分。所述环路计数器可具有经配置以对第一分频时钟信号上的时钟循环进行计数的第一区段及经配置以对第二分频时钟信号上的时钟循环进行计数的第二区段。所述环路计数器的所述第一区段可经配置以在响应于所述第一分频时钟信号而产生的第一启用周期期间对所述第一分频时钟信号进行计数。所述环路计数器的所述第二区段可经配置以在响应于所述第二分频时钟信号而产生的第二启用周期期间对所述第二分频时钟信号进行计数。所述环路计数器的所述第一区段可包含耦合到第一波纹计数器的第一检测块。所述环路计数器的所述第二区段可包含耦合到第二波纹计数器的第二检测块。所述第一及第二检测块可由分别指示遍历所述延迟锁定环的开始及结束的起动及停止信号来启用。所述环路计数器可包含加法器，所述加法器耦合到所述第一及第二波纹计数器，并且可经配置以输出对应于所述参考时钟遍历所述延迟锁定环的时钟循环的数目的值N。所述实例设备可进一步包含延迟路径，其经配置以接收所述时钟信号并传播所述时钟信号，并响应于所述值N而改变所述时钟信号的延迟值。描述实例方法。一种实例方法可包含：接收信号并产生第一分频信号及与所述第一分频信号互补的第二分频信号；在第一启用周期期间对所述第一分频信号进行计数以产生第一计数值；在第二启用周期期间对所述第二分频信号进行计数以产生第二计数值；以及将所述第一及第二计数值相加以产生第三计数值。在一些实例中，所述信号是时钟信号。所述方法可进一步包含接收所述时钟信号并传播所述时钟信号，并响应于所述第三计数值而改变所述时钟信号的延迟值。所述方法可进一步包含响应于所述第一分频信号而产生所述第一启用周期。所述方法可进一步包含响应于所述第二分频信号而产生所述第二启用周期。所述方法可进一步包含响应于分别指示时序环路循环的开始及结束的起动及停止信号而额外地产生所述第一及第二启用周期。在一些实例中，所述第三计数值可对应于参考时钟遍历所述时序环路的时钟循环的数目。附图说明图1是根据本专利技术的实施例的存储器的一部分的示意图。图2是根据本专利技术的实施例的针对图1中所展示的存储器的同步路径的示意图。图3是根据本专利技术的实施例的针对图1的存储器装置的延迟锁定环的示意图。图4是根据本专利技术的实施例的延迟锁定环的示意图。图5是根据本专利技术的实施例的针对图4的延迟锁定环的同步器电路的示意图。图6是根据本专利技术的实施例的在图5的同步器的操作期间针对各种信号的时序图。图7是根据本专利技术的实施例的在图4的延迟锁定环的操作期间针对各种信号的时序图。图8是根据本专利技术的实施例的针对图4的延迟锁定环的环路计数器的示意图。图9是根据本专利技术的实施例的在图7的环路计数器实施例的操作期间针对各种信号的示意图。具体实施方式本专利技术涉及用于检测在测量初始化过程中使用分频时钟的延迟锁定环中的环路计数的系统及方法。延迟锁定环可为存储器的组件，并且可由存储器用来使内部时钟信号与外部接收的时钟同步。在操作中，可不时地复位延迟锁定环，以便确保在不同操作条件下、在上电后等的正确同步。作为复位过程的部分，延迟锁定环可执行测量初始化过程，其用于设置可变线的延迟量。可变延迟线可布置在存储器命令的前向路径中。可变延迟可为命令在遍历前向命令路径时遇到的总延迟的一个部分。在测量初始化过程期间可采用环路计数器来计数N，即参考时钟遍历与延迟锁定环相关联的反馈环路所花费的时钟循环的数目。根据在时序路径中使用分频时钟的实施例，计数器可包含针对分频时钟的每一部分的单独的N个检测块。图1是根据本专利技术的实施例的存储器100的一部分的示意图。存储器100包含存储器单元阵列104，其可为例如DRAM存储器单元、SRAM存储器单元、快闪存储器单元或某种其它类型的存储器单元。存储器100通常可经配置以与至少包含经配置以与存储器100通信的处理器的较大数字系统协同操作。在本描述中，“外部”是指存储器100外部的信号及操作，并且“内部”是指存储器100内的信号及操作。作为说明性实例，存储器100可耦合到向存储器100提供外部命令及时钟信号的微处理器。尽管本描述中的实例涉及同步存储器装置，但本文描述的原理同样适用于其它类型的同步集成电路。存储器100通常可经配置以执行从外部装置接收的读取及/或写入命令。读取命令跨越数据总线108将存储在阵列104中的数据提供到外部装置。写入命令跨越数据总线108从外部装置接收数据，并将数据存储在存储器阵列104中。通过实例而非限制的方式，下文论述大体上参考读取命令。在处理读取命令时，存储器100接收外部时钟CLK并产生使内部信号同步以便于以适当时序在数据总线108上提供输出数据的内部时本文档来自技高网...

【技术保护点】
1.一种设备，其包括：/n分频器，其经配置以接收信号并产生第一分频信号及与所述第一分频信号互补的第二分频信号；/n第一电路，其经配置以在第一启用周期期间对所述第一分频信号进行计数并产生/n第一计数值；/n第二电路，其经配置以在第二启用周期期间对所述第二分频信号进行计数并产生/n第二计数值；及/n加法器，其经配置以响应于所述第一及第二计数值而产生第三计数值。/n

【技术特征摘要】
【国外来华专利技术】20170907 US 15/697,7731.一种设备，其包括：
分频器，其经配置以接收信号并产生第一分频信号及与所述第一分频信号互补的第二分频信号；
第一电路，其经配置以在第一启用周期期间对所述第一分频信号进行计数并产生
第一计数值；
第二电路，其经配置以在第二启用周期期间对所述第二分频信号进行计数并产生
第二计数值；及
加法器，其经配置以响应于所述第一及第二计数值而产生第三计数值。


2.根据权利要求1所述的设备，
其中由所述分频器接收的所述信号为时钟信号，所述设备进一步包括：
延迟路径，其经配置以接收所述时钟信号并传播所述时钟信号，并响应于所述第三计数值而改变所述时钟信号的延迟值。


3.根据权利要求1所述的设备，其中响应于所述第一分频信号而产生所述第一启用周期。


4.根据权利要求3所述的设备，其中响应于所述第二分频信号而产生所述第二启用周期。


5.根据权利要求4所述的设备，其中响应于分别指示时序环路循环的开始及结束的起动及停止信号而额外地产生所述第一及第二启用周期。


6.根据权利要求5所述的设备，其中所述第三计数值对应于参考时钟遍历所述时序环路的数目时钟循环。


7.一种设备，其包括：
延迟锁定环，其经配置以使存储器内部的时钟信号与外部接收的时钟信号同步；
测量受控延迟电路，其经配置以通过利用参考时钟遍历所述延迟锁定环来确定可变延迟量而初始化所述延迟锁定环；及
环路计数器，其耦合到所述测量受控延迟电路的分频时钟部分，所述环路计数器具有经配置以对第一分频时钟信号上的时钟循环进行计数的第一区段及经配置以对第二分频时钟信号上的时钟循环进行计数的第二区段。


8.根据权利要求7所述的设备，其中所述环路计数器的所述第一区段经配置以在响应于所述第一分频时钟信号而产生的第一启用周期期间对所述第一分频时钟信号进行计数。


9.根据权利要求8所述的设备，其中所述环路计数器的所述第二区段经配置以在响应于所述第二分频...

【专利技术属性】
技术研发人员：佐藤康夫，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国;US