一种半导体器件及其制备方法技术

本发明专利技术公开了一种半导体器件及其制备方法，其中，半导体器件包括：衬底；半导体层，位于所述衬底的一侧，所述半导体层内形成有二维电子气沟道；栅极、源极和漏极，位于所述半导体层远离所述衬底的一侧，所述栅极位于所述源极和所述漏极之间；接触区，形成于所述半导体层中，位于所述源极远离所述漏极的一侧，且所述接触区的底部位于所述二维电子气沟道的下方；接触电极，位于所述接触区远离所述衬底的一侧，且与所述接触区电接触，所述接触电极连接一电位。本发明专利技术降低了半导体器件的动态电阻，避免半导体器件发生电流崩塌。

【技术实现步骤摘要】
一种半导体器件及其制备方法
本专利技术实施例涉及微电子
，尤其涉及一种半导体器件及其制备方法。
技术介绍
在半导体电子器件方面，AlGaN/GaN高电子迁移率晶体管(HighElectronMobilityTransistor，HEMT)是具有高浓度二维电子气(Two-DimensionalElectronGas，2DEG)的宽禁带半导体器件，具有输出功率密度高、耐高温、稳定性强和击穿电压高的特点，在电力电子器件领域具有极大的应用潜力。其中HEMT器件为横向器件，需要缓冲层承受足够的耐压，为了降低漏电，需要在半导体中进行掺杂(如掺杂C或Fe)。但掺杂会引入一定的缺陷，半导体器件在关断过程中，电子在应力作用下被缺陷所俘获，之后半导体器件在开启瞬间，缺陷中的电子来不及释放，对沟道产生耗尽作用，导致半导体器件动态电阻增大，电流减小，很容易发生电流崩塌，进而导致半导体器件功耗增加并影响电路系统的稳定性。
技术实现思路
有鉴于此，本专利技术的目的是提出一种半导体器件及其制备方法，以改善电子被半导体中的掺杂而引入的缺陷所述俘获的问题，降低半导体器件的动态电阻，避免半导体器件发生电流崩塌。为实现上述目的，本专利技术采用如下技术方案：一方面，本专利技术实施例提供了一种半导体器件，包括：衬底；半导体层，位于所述衬底的一侧，所述半导体层内形成有二维电子气沟道；栅极、源极和漏极，位于所述半导体层远离所述衬底的一侧，所述栅极位于所述源极和所述漏极之间；接触区，形成于所述半导体层中，位于所述源极远离所述漏极的一侧，且所述接触区的底部位于所述二维电子气沟道靠近衬底一侧；接触电极，位于所述接触区远离所述衬底的一侧，且与所述接触区接触。进一步地，所述接触电极连接一电位，所述电位的绝对值大小随着接触区的底部向靠近衬底方向延伸而增大。进一步地，所述接触电极连接一电位，所述电位为固定正电位或固定负电位或随栅极电压或漏极电压变化而变化的可变电位。进一步地，所述接触区的掺杂类型和所述接触区的底部所接触的所述半导体层的掺杂类型相同。进一步地，所述接触区与所述二维电子气沟道之间为高阻接触。进一步地，所述接触区与所述二维电子气沟道的至少一侧的接触面形成有介质薄膜。进一步地，所述半导体层包括依次层叠的缓冲层、第一半导体层和第二半导体层，所述第一半导体层和所述第二半导体层之间形成所述二维电子气沟道。进一步地，所述接触区的底部与所述第一半导体层、所述缓冲层或所述衬底电接触。进一步地，所述半导体层位于所述接触区与所述源极之间的部分形成有隔离槽，所述隔离槽中填充有介质。进一步地，所述隔离槽的底部位于所述缓冲层中、所述第一半导体层中、所述第二半导体层中、所述缓冲层与所述第一半导体层的交界面或所述第一半导体层与所述第二半导体层的交界面。另一方面，本专利技术实施例还提供了一种半导体器件的制备方法，包括：提供衬底；在所述衬底上形成具有二维电子气沟道的半导体层；在所述半导体层远离所述衬底的一侧形成栅极、源极和漏极，其中，所述栅极位于所述源极和所述漏极之间；在所述源极远离所述漏极一侧的所述半导体层中形成接触区，其中，所述接触区的底部位于所述二维电子气沟道靠近所述衬底的一侧；形成所述接触区的接触电极。进一步地，通过注入或刻蚀再生长形成所述接触区。进一步地，通过刻蚀再生长形成所述接触区，包括：刻蚀出所述接触区的凹槽，并在所述凹槽内生长薄膜介质；刻蚀所述薄膜介质，在所述凹槽的侧壁上形成薄膜介质层；生长接触区半导体层，形成所述接触区。进一步地，还包括：刻蚀所述半导体层位于所述源区与所述接触区之间的部分，形成隔离槽；在所述隔离槽中填充介质。本专利技术的有益效果是：本专利技术提供的半导体器件及其制备方法，通过在半导体层中形成接触区，其中，该接触区位于源极远离漏极的一侧，且接触区的底部位于二维电子气沟道的下方，同时，在接触区远离衬底的一侧形成与接触区电接触的接触电极，再将接触电极连接到一电位，可以使半导体器件在关断过程中，抑制电子被缺陷所俘获，减少缺陷所俘获的电子的数量，从而减轻半导体器件再次开启时缺陷中的电子对沟道的耗尽作用，避免因电流减小过多而发生电流崩塌；或者，可以使半导体器件在导通时，增加二维电子气沟道中的电子的数量，具有更强的电流能力，从而补偿缺陷中的电子对沟道的耗尽，进而可以保持正常的工作电流。因此，本专利技术提供的半导体器件可以改善电子被半导体层中的掺杂而引入的缺陷所述俘获的问题，降低半导体器件的动态电阻，避免半导体器件发生电流崩塌，进而降低半导体器件的功耗，增强电路系统的稳定性。附图说明下面将通过参照附图详细描述本专利技术的示例性实施例，使本领域的普通技术人员更清楚本专利技术的上述及其他特征和优点，附图中：图1是本专利技术实施例提供的一种半导体器件的结构示意图；图2是本专利技术实施例提供的又一种半导体器件的结构示意图；图3是本专利技术实施例提供的又一种半导体器件的结构示意图；图4是本专利技术实施例提供的又一种半导体器件的结构示意图；图5是本专利技术实施例提供的又一种半导体器件的结构示意图；图6是本专利技术实施例提供的又一种半导体器件的结构示意图；图7是本专利技术实施例提供的又一种半导体器件的结构示意图。具体实施方式下面结合附图并通过具体实施方式来进一步说明本专利技术的技术方案。可以理解的是，此处所描述的具体实施例仅仅用于解释本专利技术，而非对本专利技术的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本专利技术相关的部分而非全部结构。半导体器件在关断过程中，电子在应力作用下被缺陷所俘获，之后半导体器件在开启瞬间，缺陷中的电子来不及释放，对沟道产生耗尽作用，导致半导体器件动态电阻增大，电流减小，很容易发生电流崩塌，进而导致半导体器件功耗增加并影响电路系统的稳定性。基于上述问题，本专利技术实施例提供了一种半导体器件，分别从抑制缺陷俘获电子以及增加二维电子气沟道中的电子的数量两方面，来保证半导体器件的正常工作电流，避免半导体器件发生电流崩塌，该半导体器件的结构适用于HEMT器件等可形成有二维电子气沟道的半导体器件。图1是本专利技术实施例提供的一种半导体器件的结构示意图，如图1所示，本专利技术实施例提供的半导体器件可包括：衬底100；半导体层200，位于衬底100的一侧，在半导体层200内形成有二维电子气沟道202(图中虚线处)，二维电子气沟道202位于势垒层204和沟道层203的界面处；栅极301、源极302和漏极303，位于半导体层200远离衬底100的一侧，栅极301位于源极302和漏极303之间；接触区304，形成于半导体层200中，位于源极302远离漏极303的一侧，与源极302不接触，且接触区304的底部位于二维电子气沟道202的下方；接触电极305，位于接触区3本文档来自技高网...

【技术保护点】
1.一种半导体器件，其特征在于，包括：/n衬底；/n半导体层，位于所述衬底的一侧，所述半导体层内形成有二维电子气沟道；/n栅极、源极和漏极，位于所述半导体层远离所述衬底的一侧，所述栅极位于所述源极和所述漏极之间；/n接触区，形成于所述半导体层中，位于所述源极远离所述漏极的一侧，且所述接触区的底部位于所述二维电子气沟道靠近衬底一侧；/n接触电极，位于所述接触区远离所述衬底的一侧，且与所述接触区接触。/n

【技术特征摘要】
1.一种半导体器件，其特征在于，包括：
衬底；
半导体层，位于所述衬底的一侧，所述半导体层内形成有二维电子气沟道；
栅极、源极和漏极，位于所述半导体层远离所述衬底的一侧，所述栅极位于所述源极和所述漏极之间；
接触区，形成于所述半导体层中，位于所述源极远离所述漏极的一侧，且所述接触区的底部位于所述二维电子气沟道靠近衬底一侧；
接触电极，位于所述接触区远离所述衬底的一侧，且与所述接触区接触。


2.根据权利要求1所述的半导体器件，其特征在于，所述接触电极连接一电位，所述电位的绝对值大小随着接触区的底部向靠近衬底方向延伸而增大。


3.根据权利要求1所述的半导体器件，其特征在于，所述接触电极连接一电位，所述电位为固定正电位或固定负电位或随栅极电压或漏极电压变化而变化的可变电位。


4.根据权利要求1所述的半导体器件，其特征在于，所述接触区的掺杂类型和所述接触区的底部所接触的所述半导体层的掺杂类型相同。


5.根据权利要求1所述的半导体器件，其特征在于，所述接触区与所述二维电子气沟道之间为高阻接触。


6.根据权利要求5所述的半导体器件，其特征在于，所述接触区与所述二维电子气沟道的至少一侧的接触面形成有介质薄膜。


7.根据权利要求1-6任一所述的半导体器件，其特征在于，所述半导体层包括依次层叠的缓冲层、第一半导体层和第二半导体层，所述第一半导体层和所述第二半导体层之间形成所述二维电子气沟道。


8.根据权利要求7所述的半导体器件，其特征在于，所述接触...

【专利技术属性】
技术研发人员：吴俊峰，邓光敏，吴星星，
申请(专利权)人：苏州捷芯威半导体有限公司，
类型：发明
国别省市：江苏;32