具有限定的止裂边缘延伸的压缩夹层制造技术

一种半导体器件包括：衬底；结构化夹层，在衬底上并且具有限定的边缘；以及结构化金属化，在结构化夹层上并且也具有限定的边缘。结构化夹层的每个限定边缘与结构化金属化的限定边缘之一相邻，并且在与结构化金属化的相邻限定边缘相同的方向上延伸。结构化夹层的每个限定边缘延伸超出结构化金属化的相邻限定边缘至少0.5微米，使得结构化金属化的每个限定边缘在到达结构化夹层的相邻限定边缘之前终止。结构化夹层在室温下具有压缩残余应力。

Compression interlayer with limited crack arrest edge extension

【技术实现步骤摘要】
【国外来华专利技术】具有限定的止裂边缘延伸的压缩夹层本申请涉及半导体器件，具体地，防止从半导体器件的金属化（metallization）边缘开始的裂纹扩展。当厚（例如＞5μm）且硬（高E模量/高屈服应力）的金属化堆叠（诸如厚Cu、Al和Au功率金属）被引入半导体器件中以例如实现特定的互连解决方案或改善热性能时，由于任何足够大的温度变化，在金属层的任何膜终止自由边缘附近出现高应力。这种应力由于金属膜和下面的衬底（例如半导体材料或夹层电介质）之间的热膨胀系数（CTE）的不匹配而出现。温度变化可以出现在器件处理期间（例如，在退火步骤之后冷却到室温期间）或者在最终器件的使用期间（例如，在过载条件下的切换操作期间的功率耗散）。自由边缘是由具有限定的线和有限大小的板的图案化功率金属化的要求而创建的。每当拉伸应力出现在金属边缘下方并因此在衬底（例如基于SiO2-或Si3N4的夹层电介质，或半导体衬底本身）中，都会在下面的脆性层中产生裂纹。这通常是在冷却阶段（例如从典型为400℃退火到室温）期间的情况，如果膜的CTE大于衬底的CTE的话，实际上总是这种情况。为了避免生产期间的裂纹，而在金属沉积之后降低温度预算（例如，至300℃退火），或者利用具有降低的硬度的金属（例如，具有较低屈服应力的铝，而不是较硬的铜）。两种措施都严重限制了技术，并且可能导致不利的副作用。因此，期望改进的止裂措施。根据半导体器件的一个实施例，半导体器件包括衬底、衬底上的结构化夹层和在结构化夹层上的结构化金属化。结构化夹层具有限定的边缘，如同结构化金属化那样。结构化夹层的每个限定边缘与结构化金属化的限定边缘之一相邻，并且在与结构化金属化的相邻限定边缘相同的方向上延伸。结构化夹层的每个限定边缘延伸超出结构化金属化的相邻限定边缘至少0.5微米，使得结构化金属化的每个限定边缘在到达结构化夹层的相邻限定边缘之前终止。结构化夹层在室温下具有压缩残余应力。根据制造半导体器件的方法的一个实施例，该方法包括：在衬底上形成结构化夹层，所述结构化夹层具有限定的边缘；以及在结构化夹层上形成结构化金属化，所述结构化金属化具有限定的边缘，其中形成结构化夹层，使得结构化夹层的每个限定的边缘与结构化金属化的限定的边缘之一相邻，并且在与结构化金属化的相邻限定的边缘相同的方向上延伸，其中形成结构化夹层，使得结构化夹层的每个限定的边缘延伸超出结构化金属化的相邻限定的边缘至少0.5微米，并且结构化金属化的每个限定的边缘在到达结构化夹层的相邻限定的边缘之前终止，并且其中结构化夹层在室温下具有压缩残余应力。本领域技术人员在阅读以下详细描述并查看附图后将认识到附加的特征和优点。附图中的元素不一定相对于彼此按比例绘制。相同的附图标记表示对应的类似部分。各种所示实施例的特征可以被组合，除非它们彼此排斥。实施例在附图中描绘并在以下的说明书中详述。图1示出具有结构化压缩夹层的半导体器件的一个实施例的局部截面图，该结构化压缩夹层具有限定的止裂边缘延伸；图2示出图1所示的半导体器件的一部分的对应的俯视图；图3示出具有结构化压缩夹层的半导体器件的另一实施例的局部截面图，该结构化压缩夹层具有限定的止裂边缘延伸；图4示出具有结构化压缩夹层的半导体器件的又一实施例的局部截面图，该结构化压缩夹层具有限定的止裂边缘延伸；图5A至5D示出制造具有结构化压缩夹层的半导体器件的方法的一个实施例，该结构化压缩夹层具有限定的止裂边缘延伸；图6A到6E示出制造具有结构化压缩夹层的半导体器件的方法的另一实施例，该结构化压缩夹层具有限定的止裂边缘延伸；图7A到7E示出制造具有结构化压缩夹层的半导体器件的方法的又一实施例，该结构化压缩夹层具有限定的止裂边缘延伸；图8A到8E示出了制造具有结构化压缩夹层的半导体器件的方法的又一实施例，该结构化压缩夹层具有限定的止裂边缘延伸。本文所述的实施例提供了具有限定的止裂边缘延伸的结构化压缩夹层。结构化夹层降低了裂纹可能性，而不必改变器件制造工艺的温度分布、上覆金属化的性质或下面的衬底的拓扑。这是通过将具有合适厚度和室温下的压缩残余应力的鲁棒的、高断裂强度的结构化夹层放置在上覆金属和下面的脆性层之间来实现的。结构化夹层延伸超出上覆金属的限定边缘限定的量，在本文中也称为重叠。结构化夹层扩散了从金属化的限定边缘传出的拉伸应力，从而减小了下面衬底中的峰值应力。结构化夹层的压缩残余应力抵消了由冷却引起的拉伸应力，因此抵抗了破裂（脆性材料的断裂强度在压缩下通常比在拉伸下大得多）。结构化夹层通过固定的延伸（重叠）有效地将金属化边缘与衬底和衬底拓扑分离。因此，裂纹关键（critical）拓扑（例如具有槽的衬底表面）被应力分布层覆盖并因此受其保护，或者在未被覆盖时被提供有距自由金属边缘的安全重叠距离。图1示出了具有结构化压缩夹层100的半导体器件的局部截面图，该夹层具有限定的止裂边缘延伸102。图2示出了图1所示的半导体器件的一部分的对应的俯视图。结构化夹层100形成在衬底104上，并且具有限定的边缘106。在一个实施例中，下面的衬底104是半导体衬底，诸如Si、Si上的GaN、SiC上的GaN、蓝宝石上的GaN、SiC等。在另一个实施例中，下面的衬底104是夹层电介质，诸如基于SiO2的夹层电介质、基于Si3N4的夹层电介质等。在任一情况下，半导体器件还具有在结构化夹层100上的结构化金属化108。金属化108可以根据需要被结构化（图案化），并且具有限定的边缘110。结构化金属化108连同结构化夹层100一起可以涂敷在衬底104的正面或背面上。结构化金属化108可以包括单层或多层（多于一层）的金属。在一些情况下，结构化金属化108是厚（例如＞5μm）且硬（高E模量/高屈服应力）的金属化，诸如用于功率半导体器件的厚Cu、Al或Au功率金属。然而，结构化金属化108不需要是功率半导体器件的功率金属化，而作为代替可以例如在高级CMOS设计的情况下更薄。考虑了各种金属化/夹层组合。例如，结构化金属化108可以包括Cu，并且结构化夹层100可以包括Ti、TiW、W和Ta中的至少一种。在另一实施例中，结构化金属化108包括Al或Al合金，并且结构化夹层100包括Ti、TiN和W中的至少一种。在又一实施例中，结构化金属化108包括Au，并且结构化夹层100包括与Au兼容的任何合适的阻挡层和/或粘附促进层。至少用于Cu和Al金属系的常见阻挡层是TiW，其可以是压缩的或拉伸的，这取决于沉积参数的选择。因此，如果结构化夹层100包括单层TiW，则TiW层应被沉积以便在室温下具有压缩残余应力。又其他金属化/夹层组合也是可能的。在每种情况下，结构化夹层100在室温下具有总体压缩残余应力。例如，结构化夹层100可以包括在室温下具有压缩残余应力的单层。在另一个实施例中，结构化夹层100可以包括拉伸层和压缩层的组合，但在室温下总体上具有总体压缩残余应力。例如，至少一层在室温下可以具有压缩残余应力，并且至少另一层在室温下可以具有拉伸残余应力。然而，尽管存在一个或多个拉伸层，本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：/n衬底；/n在所述衬底上的结构化夹层，所述结构化夹层具有限定的边缘；以及/n在所述结构化夹层上的结构化金属化，所述结构化金属化具有限定的边缘，/n其中所述结构化夹层的每个限定边缘与所述结构化金属化的限定边缘之一相邻，并且在与所述结构化金属化的相邻限定边缘相同的方向上延伸，/n其中所述结构化夹层的每个限定边缘延伸超出所述结构化金属化的相邻限定边缘至少0.5微米，使得所述结构化金属化的每个限定边缘在到达所述结构化夹层的相邻限定边缘之前终止，/n其中所述结构化夹层在室温下具有压缩残余应力。/n

【技术特征摘要】
【国外来华专利技术】20170825 US 15/6865761.一种半导体器件，包括：
衬底；
在所述衬底上的结构化夹层，所述结构化夹层具有限定的边缘；以及
在所述结构化夹层上的结构化金属化，所述结构化金属化具有限定的边缘，
其中所述结构化夹层的每个限定边缘与所述结构化金属化的限定边缘之一相邻，并且在与所述结构化金属化的相邻限定边缘相同的方向上延伸，
其中所述结构化夹层的每个限定边缘延伸超出所述结构化金属化的相邻限定边缘至少0.5微米，使得所述结构化金属化的每个限定边缘在到达所述结构化夹层的相邻限定边缘之前终止，
其中所述结构化夹层在室温下具有压缩残余应力。


2.根据权利要求1所述的半导体器件，其中，所述衬底是夹层电介质。


3.根据权利要求1所述的半导体器件，其中，所述衬底是半导体衬底。


4.根据权利要求3所述的半导体器件，其中，所述半导体衬底包括Si、Si上的GaN、SiC上的GaN、蓝宝石上的GaN和SiC之一。


5.根据前述权利要求中任一项所述的半导体器件，其中，所述结构化夹层的每个限定边缘延伸超出所述结构化金属化的相邻限定边缘至少1微米。


6.根据前述权利要求中任一项所述的半导体器件，其中，所述结构化夹层和所述结构化金属化被涂敷在所述衬底的正面之上，并且其中，所述结构化夹层的每个限定边缘延伸超出所述结构化金属化的相邻限定边缘大于0.5微米且小于30微米。


7.根据权利要求1至6中任一项所述的半导体器件，其中，所述衬底具有在其上形成所述结构化夹层的非平坦表面，并且其中，所述结构化夹层的每个限定边缘延伸超出所述结构化金属化的相邻限定边缘至少2微米且小于30微米。


8.根据权利要求7所述的半导体器件，其中，所述结构化夹层的每个限定边缘延伸超出所述结构化金属化的相邻限定边缘至少4微米且小于15微米。


9.根据权利要求1至6中任一项所述的半导体器件，其中，所述衬底具有在其上形成所述结构化夹层的非平坦表面，其中，所述结构化金属化的一些限定边缘终止于所述非平坦表面的凸起特征之间，并且其中，与终止于所述非平坦表面的凸起特征之间的所述结构化金属化的限定边缘相邻的所述结构化夹层的每个限定边缘延伸超出所述结构化金属化的该相邻限定边缘至少3微米。


10.根据权利要求9所述的半导体器件，其中，与终止于所述衬底的所述非平坦表面的凸起特征之间的所述结构化金属化的限定边缘相邻的所述结构化夹层的每个限定边缘延伸超出所述结构化金属化的该相邻限定边缘至少4微米。


11.根据权利要求1至6中任一项所述的半导体器件，其中，所述衬底具有在其上形成所述结构化夹层的非平坦表面，其中，所述结构化金属化的一些限定边缘终止于所述非平坦表面的凸起特征之上，并且其中，与终止于所述非平坦表面的凸起特征之上的所述结构化金属化的限定边缘相邻的所述结构化夹层的每个限定边缘延伸超出所述结构化金属化的该相邻限定边缘至少3微米。


12.根据权利要求11所述的半导体器件，其中，与终止于所述衬底的所述非平坦表面的凸起特征之上的所述结构化金属化的限定边缘相邻的所述结构化夹层的每个限定边缘延伸超出所述结构化金属化的该相邻限定边缘至少4微米。


13.根据权利要求1至6中任一项所述的半导体器件，其中，所述衬底具有在其上形成所述结构化夹层的非平坦表面，其中，所述结构化金属化的一些限定边缘终止于所述非平坦表面的凸起特征之上，并且其中，与终止于所述非平坦表面的凸起特征之上的所述结构化金属化的限定边缘相邻的所述结构化夹层的每个限定边缘延伸超出所述非平坦表面的该凸起特征。


14.根据权利要求1至6中任一项所述的半导体器件，其中，所述衬底具有在其上形成所述结构化夹层的平坦表面，并且其中，所述结构化夹层的每个限定边缘延伸超出所述结构化金属化的相邻限定边缘至少0.5微米且小于10微米。


15.根据前述权利要求中任一项所述的半导体器件，其中，所述结构化金属化包括金属的多个层。


16.根据前述权利要求中任一项所述的半导体器件，其中，所述结构化夹层的每个限定边缘延伸超出所述结构化金属化的相邻限定边缘的量是所述结构化金属化的厚度和屈服应力的函数。


17.根据权利要求1至16中任一项所述的半导体器件，其中...

【专利技术属性】
技术研发人员：M马塔尔恩，M内尔希贝尔，R佩尔策，B魏德甘斯，
申请(专利权)人：英飞凌科技股份有限公司，
类型：发明
国别省市：德国;DE