芯片内护城河结构及其制造方法技术

本发明专利技术提供一种芯片内护城河结构及其制造方法，该制造方法包括以下步骤：提供一基板，基板表面具有一扩散阻挡层；形成介电层于扩散阻挡层上，并形成金属互连结构及接合焊垫于介电层中，金属互连结构位于芯片主体区域；形成钝化保护层于介电层上；形成开孔于芯片主体区域以暴露出接合焊垫，并同步形成护城河凹槽结构于芯片周边区域，护城河凹槽结构包括至少两个分立设置的槽环，槽环往下延伸至介电层中，但未贯穿扩散阻挡层。本发明专利技术在芯片周边区域布置槽环，槽环环绕芯片主体区域，可以有效阻断晶圆切割应力往芯片主体区域传递，从而防止芯片内裂痕的产生。本发明专利技术减少了金属材料的使用，不仅可以降低工艺复杂度，提升良率，还有利于降低生产成本。

Moat structure in chip and its manufacturing method

【技术实现步骤摘要】
芯片内护城河结构及其制造方法
本专利技术属于半导体集成电路领域，涉及一种芯片内护城河结构及其制造方法。
技术介绍
在半导体制程中，通常是将形成有集成电路的晶圆切割成一个个芯片(chip)，然后将这些芯片制作成功能不同的半导体封装结构。如图1所示，显示为晶圆的局部俯视图，晶圆中包含多个芯片101，相邻两芯片之间以切割道102(Scribeline，或称划片槽)相隔。每个芯片包括通过沉积、光刻、刻蚀、掺杂及热处理等工艺在基底上形成的器件结构、互连结构以及焊垫等。之后，沿切割道将晶圆切割为多个独立的芯片。在对晶圆进行切割时，会将机械应力施加于所述晶圆上，因此，容易在切割而成的芯片内造成裂痕。在现有技术中，为了防止半导体芯片受到切割工艺的损害，会在每一芯片的器件区与切割道之间形成包围芯片的保护环103(GuardRing)。如图2所示，显示为图1的A-A’向剖面图，可见，现有技术中的保护环自下而上依次包括接触栓104、第一金属环105、第一插塞106、第二金属环107、第二插塞108、第三金属环109及钝化保护层110，其中，接触栓及第本文档来自技高网...

【技术保护点】
1.一种芯片内护城河结构的制造方法，其特征在于，包括以下步骤：/n提供一基板，所述基板表面具有一扩散阻挡层，且所述基板上定义有芯片主体区域及环绕所述芯片主体区域的芯片周边区域，所述基板内埋设有护城河环结构，位于所述芯片周边区域中且遮盖在所述扩散阻挡层之下；/n形成介电层于所述扩散阻挡层上，并形成金属互连结构及接合焊垫于所述介电层中，所述金属互连结构的导电金属层及所述接合焊垫位于所述芯片主体区域中；/n形成钝化保护层于所述介电层上；/n形成开孔于所述芯片主体区域以暴露出所述接合焊垫，并同步形成护城河凹槽结构于所述芯片周边区域以阻断晶圆切割应力往所述芯片主体区域传递，所述护城河凹槽结构对准于所述护...

【技术特征摘要】
1.一种芯片内护城河结构的制造方法，其特征在于，包括以下步骤：
提供一基板，所述基板表面具有一扩散阻挡层，且所述基板上定义有芯片主体区域及环绕所述芯片主体区域的芯片周边区域，所述基板内埋设有护城河环结构，位于所述芯片周边区域中且遮盖在所述扩散阻挡层之下；
形成介电层于所述扩散阻挡层上，并形成金属互连结构及接合焊垫于所述介电层中，所述金属互连结构的导电金属层及所述接合焊垫位于所述芯片主体区域中；
形成钝化保护层于所述介电层上；
形成开孔于所述芯片主体区域以暴露出所述接合焊垫，并同步形成护城河凹槽结构于所述芯片周边区域以阻断晶圆切割应力往所述芯片主体区域传递，所述护城河凹槽结构对准于所述护城河环结构并且包括至少两个分立设置的槽环，其中，所述槽环往下延伸至所述介电层中，但未贯穿所述扩散阻挡层，所述开孔往下延伸至所述接合焊垫的表面。


2.根据权利要求1所述的芯片内护城河结构的制造方法，其特征在于：所述护城河环结构包括至少两个分立设置的第一金属环及多个第一导电插塞，所述扩散阻挡层覆盖所述第一金属环，所述导电插塞连接于所述金属环下方，所述槽环纵向对准于所述第一金属环。


3.根据权利要求2所述的芯片内护城河结构的制造方法，其特征在于：所述金属互连结构包括至少两层导电金属层，所述介电层中具有上层扩散阻挡层，所述上层扩散阻挡层位于其中一层所述导电金属层的上方，以防止这一层所述导电金属层的扩散，所述槽环的底面相对位于所述上层扩散阻挡层的顶面上包括所述介电层的非贯穿表面。


4.根据权利要求3所述的芯片内护城河结构的制造方法，其特征在于：所述金属互连结构更包括对准在所述护城河环结构上至少两个分立设置的第二金属环及多个第二金属插塞于所述芯片周边区域的所述介电层中，所述第二金属环位于所述上层扩散阻挡层下方，所述第二金属插塞连接于所述第二金属环下方。


5.根据权利要求2所述的芯片内护城河结构的制造方法，其特征在于：所述金属互连结构包括至少两层导电金属层，所述介电层中具有上层扩散阻挡层，所述上层扩散阻挡层位于其中一层所述导电金属层的上方，以防止这一层所述导电金属层的扩散，所述槽环的底面包括所述上层扩散阻挡层的露出表面。


6.根据权利要求5所述的芯片内护城河结构的制造方法，其特征在于：所述金属互连结构更包括对准在所述护城河环结构上至少两个分立设置的第二金属环及多个第二金属插塞于所述芯片周边区域的所述介电层中，所述第二金属环位于所述上层扩散阻挡层下方，所述第二金属插塞连接于所述第二金属环下方。


7.根据权利要求1所述的芯片内护城河结构的制造方法，其特征在于：所述槽环的底面相对位于所述扩散阻挡层的顶面上包括所述介电层的非贯穿表面。


8.根据权利要求1所述的芯片内护城河结构的制造方法，其特征在于：所述槽环贯穿所述介电层，且所述槽环的底面包括所述扩散阻挡层的露出表面。


9.根据权利要求1所述的芯片内护城河结构的制造方法，其特征在于：所述槽环的宽度范围是1～3μm，所述槽环的高度范围是2～10μm，相邻所述槽环的间距范围是4～90μm。


10.根据权利要求1所述的芯片内护城河结构的制造方法，其特征在于：所述金属互连结构包括至少两层导电金属层，相邻两层所述导电金属层之间通过导电柱连接，且位于底层的所述导电金属层下方连接有底层导电柱。


11.根据权利要求1所述的芯片内护城河结构的制造方法，其特征在于：所述芯片主体区域的所述基板中更形成有与所述护城河环结构位于同一层结构的导电金属层及多个导电插塞，所述导电插塞连接于所述导电金属层下方，所述金属互连结构穿通所述扩散阻挡层并连接于所述导电金属层上方。


12.根据权利要求1所述的芯片内护城河结构的制造方法，其特征在于：所述钝化保护层自下而上依次包括第一氧化物层、氮化硅层及第二氧化物层。


13.根据权利要求1所述的芯片内护城河结构的制造方法，其特征在于：更包括形成聚合物层于所述钝化保护层上的步骤，所述槽环自所述聚合物层顶面开口，所述开孔自所述聚合物层顶面开口。<...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：安徽;34