半导体装置及其制造方法制造方法及图纸

本发明专利技术提供半导体装置及其制造方法。半导体装置具备：绝缘层；导电部件，设于所述绝缘层内；芯片，配置于所述绝缘层的第一面上，并连接于所述导电部件；以及电极，经由电阻率比所述导电部件的电阻率高的阻挡层连接于所述导电部件，且至少一部分从所述绝缘层的第二面突出。

【技术实现步骤摘要】
半导体装置及其制造方法
实施方式涉及半导体装置及其制造方法。
技术介绍
以往以来，在印刷基板上层叠多张存储器芯片，制造了由树脂模制而成的半导体装置。在印刷基板的下表面接合凸块，并经由该凸块将半导体装置安装于电子设备等。另一方面，由于近年要求半导体装置的低高度化，因此提出了代替印刷基板而使用再布线层的技术。在再布线层的上表面搭载存储器芯片，在再布线层的下表面接合凸块。
技术实现思路
实施方式的半导体装置具备：绝缘层；导电部件，设于所述绝缘层内；芯片，配置于所述绝缘层的第一面上，并连接于所述导电部件；以及电极，经由电阻率比所述导电部件的电阻率高的阻挡层连接于所述导电部件，且至少一部分从所述绝缘层的第二面突出。实施方式的半导体装置的制造方法具备：在支承基板上，形成剥离层、第一阻挡层、导电层以及第二阻挡层的工序；在所述第二阻挡层上形成形成有第一开口部的第一绝缘层的工序；通过将所述第一绝缘层作为掩模实施蚀刻，从而在所述第二阻挡层形成与所述第一开口部连通的第二开口部的工序；在所述第二开口部内及所述第一开口本文档来自技高网...

【技术保护点】
1.一种半导体装置，具备：/n绝缘层；/n导电部件，设于所述绝缘层内；/n芯片，配置于所述绝缘层的第一面上，并连接于所述导电部件；以及/n电极，经由电阻率比所述导电部件的电阻率高的阻挡层连接于所述导电部件，且至少一部分从所述绝缘层的第二面突出。/n

【技术特征摘要】
20180925 JP 2018-1792851.一种半导体装置，具备：
绝缘层；
导电部件，设于所述绝缘层内；
芯片，配置于所述绝缘层的第一面上，并连接于所述导电部件；以及
电极，经由电阻率比所述导电部件的电阻率高的阻挡层连接于所述导电部件，且至少一部分从所述绝缘层的第二面突出。


2.根据权利要求1所述的半导体装置，其中，
还具备与所述电极接合的凸块。


3.根据权利要求2所述的半导体装置，其中，
所述凸块将所述电极的侧面覆盖。


4.根据权利要求1所述的半导体装置，其中，
所述电极包含镍。


5.根据权利要求1所述的半导体装置，其中，
所述阻挡层设于所述绝缘层与所述导电部件之间。


6.根据权利要求1～5的任一项所述的半导体装置，其中，
所述导电部件具有：
第一导块，连接于所述芯片；
第二导块，连接于所述电极；以及
布线，连接于所述第一导块与所述第二导块之间，
所述阻挡层至少配置于所述第二导块的下表面上及侧面上、以及所述布线的下表面上，所述第二导块经由所述阻挡层而连接于所述电极。


7.一种半导体装置的制造方法，具备：
在支承基板上，形成剥离层、第一阻挡层、导电层以及第二阻挡层的工序；
在所述第二阻挡层上形成形成有第一开口部的第一绝缘层的工序；
通过将所述第一绝缘层作为掩模实施蚀刻，从而在所述第二阻挡层形成与所述第一开口部连通的第二开口部的工序；
在所述第二开口部内及所述第一开口部的下部内形成电极的工序；
在所述第一开口部的上部的内表面上形成第三阻挡层的工序；
在所述第一开口部的上部内形成第一导块，并且在所述第一绝缘层上形成电阻率比所述第三阻挡层的电阻率低的布线的工序；
在所述布线上形成形成有第三开口部的第二绝缘层的工序；
在所述第三开口部内形成与所述布...

【专利技术属性】
技术研发人员：田岛尚之，下川一生，
申请(专利权)人：株式会社东芝，东芝存储器株式会社，
类型：发明
国别省市：日本;JP