集成电路器件制造技术

本发明专利技术公开一种集成电路器件，其包括：下电极、上电极以及在下电极和上电极之间的电介质层结构，该电介质层结构包括面对下电极的第一表面和面对上电极的第二表面。该电介质层结构包括：第一电介质层，包括由第一电介质材料形成并且从第一表面延伸到第二表面的多个晶粒；以及第二电介质层，包括第二电介质材料并在低于第二表面的水平处围绕第一电介质层的所述多个晶粒中的每个晶粒的侧壁的一部分。第二电介质材料包括具有比第一电介质材料的带隙能量高的带隙能量的材料。

Integrated circuit device

【技术实现步骤摘要】
集成电路器件
本专利技术构思涉及集成电路器件，更具体地，涉及包括电容器结构的集成电路器件。
技术介绍
由于半导体器件的按比例缩小，动态随机存取存储(DRAM)器件的电容器结构的尺寸减小。随着电容器结构的尺寸减小，电容器电介质层的厚度减小，并且由此，流过电容器电介质层的漏电流增加。
技术实现思路
本专利技术构思提供一种集成电路器件，其具有较低的等效氧化物厚度并且包括具有减小的漏电流的电容器电介质层。根据本专利技术构思的一方面，提供一种集成电路器件，该集成电路器件包括下电极、上电极和在下电极与上电极之间的电介质层电结构，该电介质层结构包括面对下电极的第一表面和面对上电极的第二表面，其中电介质层结构包括第一电介质层和第二电介质层，第一电介质层包括由第一电介质材料形成并且从第一表面延伸到第二表面的多个晶粒，第二电介质层包括第二电介质材料并且在低于第二表面的水平处围绕第一电介质层的所述多个晶粒中的每个晶粒的侧壁的一部分，并且第二电介质材料包括具有比第一电介质材料的带隙能量高的带隙能量的材料。根据本专利技术构思的另一方面，提供一种集成电路器件，该集成电路器件包括下电极、上电极和在下电极与上电极之间的电介质层结构，该电介质层结构包括面对下电极的第一表面和面对上电极的第二表面，其中电介质层结构包括第一电介质层和第二电介质层，第一电介质层包括由第一电介质材料形成并且从第一表面延伸到第二表面的多个晶粒，第二电介质层包括与第一电介质材料不同的第二电介质材料，并且在低于第二表面的水平处围绕第一电介质层的所述多个晶粒中的每个晶粒的侧壁的一部分，第一电介质层在垂直于第一电极的第一方向上具有第一厚度，第二电介质层在第一方向上具有小于第一厚度的第二厚度。根据本专利技术构思的另一方面，提供一种集成电路器件，该集成电路器件包括下电极、上电极和在下电极与上电极之间的电介质层结构，该电介质层结构包括面对下电极的第一表面和面对上电极的第二表面，其中电介质层结构包括第一电介质层和第二电介质层，第一电介质层包括由第一电介质材料形成并且从第一表面延伸到第二表面的多个晶粒，第二电介质层包括第二电介质材料并且在低于第二表面的水平处围绕第一电介质层的所述多个晶粒中的每个晶粒的侧壁的一部分，并且第二电介质材料包括具有比第一电介质材料的熔点低的熔点并且具有比第一电介质材料的带隙能量高的带隙能量的材料。附图说明通过以下结合附图的详细描述，将更清楚地理解本专利技术构思的实施方式，其中：图1是示出根据示例实施方式的集成电路器件的剖视图；图2是在图1的第一垂直水平处的水平剖视图；图3是示出根据示例实施方式的集成电路器件的剖视图；图4是示出根据示例实施方式的集成电路器件的剖视图；图5是示出根据示例实施方式的集成电路器件的剖视图；图6是示出根据示例实施方式的集成电路器件的剖视图；图7是示出根据示例实施方式的集成电路器件的剖视图；图8是示出根据示例实施方式的集成电路器件的布局图；图9是沿图8的B-B'线截取的剖视图；图10是示出根据示例实施方式的半导体器件的剖视图；图11是示出根据示例实施方式的制造集成电路器件的方法的流程图；图12A至图12D是示出根据示例实施方式的制造集成电路器件的方法的剖视图；图13是示出根据示例实施方式的制造集成电路器件的方法的流程图；图14A和图14B是按工艺顺序示出根据示例实施方式的制造集成电路器件的方法的剖视图；图15是示出根据示例实施方式的制造集成电路器件的方法的流程图；图16A至图16C是按工艺顺序示出根据示例实施方式的制造集成电路器件的方法的剖视图；图17是示出根据示例实施方式的制造集成电路器件的方法的流程图；图18A至图18C是按工艺顺序示出根据示例实施方式的制造集成电路器件的方法的剖视图；图19A是根据示例实施方式的电容器结构的示意图和等效电路图；图19B是根据比较例的电容器结构的示意图和等效电路图；和图20是示出根据示例实施方式的电容器结构的等效氧化物厚度相对于电介质层结构的厚度的曲线图。具体实施方式在下文中，将参考附图详细描述示例实施方式。图1是示出根据示例实施方式的集成电路器件100的剖视图。图2是在图1的第一垂直水平LV1处的水平剖视图。参照图1和图2，集成电路器件100可以包括基板110、层间绝缘层120、下电极130、电介质层结构140和/或上电极150。基板110可以包括半导体材料，诸如硅(Si)、锗(Ge)、硅锗(SiGe)、硅碳化物(SiC)、镓砷化物(GaAs)、铟砷化物(InAs)或铟磷化物(InP)。层间绝缘层120可以设置在基板110上。层间绝缘层120可以包括硅氧化物、硅氮化物、硅氮氧化物和/或类似物。包括多个导电层和多个绝缘层的布线结构或者包括多个导电层和多个绝缘层的栅极结构可以进一步设置在基板110上。层间绝缘层120可以设置为覆盖布线结构或栅极结构。下电极130可以设置在层间绝缘层120上。下电极130可以包括从金属(诸如钌(Ru)、钛(Ti)、钽(Ta)、铌(Nb)、铱(Ir)、钼(Mo)和钨(W))、导电金属氮化物(诸如钛氮化物(TiN)、钽氮化物(TaN)、铌氮化物(NbN)、钼氮化物(MoN)和钨氮化物(WN))和导电金属氧化物(诸如铱氧化物(IrO2)、钌氧化物(RuO2)和锶钌氧化物(SrRuO2))中选择的至少一种材料。在示例实施方式中，下电极130可以形成为单个材料层或包括多个材料层的堆叠结构。在一实施方式中，下电极130可以形成为包括TiN的单层或包括NbN的单层。在另一实施方式中，下电极130可以以堆叠结构形成，该堆叠结构包括包含TiN的第一下电极层和包含NbN的第二下电极层。可选地，第一界面层132可以进一步形成在下电极130上。第一界面层132可以包括金属氧化物(诸如钛氧化物、钽氧化物、铌氧化物、钼氧化物或铱氧化物)和金属氮氧化物(钛氮氧化物(TiON)、钽氮氧化物(TaON)、铌氮氧化物(NbON)或钼氮氧化物(MoON))中的至少一种。在示例实施方式中，第一界面层132可以包括包含在下电极130中的金属材料的金属氧化物。例如，第一界面层132可以包括通过在下电极130的表面上执行氧化工艺而提供的金属氧化物，但是本专利技术构思不限于此。电介质层结构140可以设置在第一界面层132上，并且可以包括第一电介质层142和第二电介质层144。电介质层结构140可以包括面对下电极130的第一表面140F1和面对上电极150的第二表面140F2。第一电介质层142可以包括多个晶粒142GR，第二电介质层144可以设置为在所述多个晶粒142GR之间的晶界142GB处围绕所述多个晶粒142GR中的每个晶粒的侧壁的至少一部分。在示例实施方式中，第一电介质层142可以包括第一电介质材料。第一电介质材料可以包括具有比硅氧化物的介电常数高本文档来自技高网...

【技术保护点】
1.一种集成电路器件，包括：/n下电极；/n上电极；和/n在所述下电极和所述上电极之间的电介质层结构，所述电介质层结构包括面对所述下电极的第一表面和面对所述上电极的第二表面，所述电介质层结构包括：/n第一电介质层，包括由第一电介质材料形成并且从所述第一表面延伸到所述第二表面的多个晶粒；和/n第二电介质层，包括第二电介质材料，并且在低于所述第二表面的水平处围绕所述第一电介质层的所述多个晶粒中的每个晶粒的侧壁的一部分，所述第二电介质材料包括具有比所述第一电介质材料的带隙能量高的带隙能量的材料。/n

【技术特征摘要】
20180919 KR 10-2018-01123751.一种集成电路器件，包括：
下电极；
上电极；和
在所述下电极和所述上电极之间的电介质层结构，所述电介质层结构包括面对所述下电极的第一表面和面对所述上电极的第二表面，所述电介质层结构包括：
第一电介质层，包括由第一电介质材料形成并且从所述第一表面延伸到所述第二表面的多个晶粒；和
第二电介质层，包括第二电介质材料，并且在低于所述第二表面的水平处围绕所述第一电介质层的所述多个晶粒中的每个晶粒的侧壁的一部分，所述第二电介质材料包括具有比所述第一电介质材料的带隙能量高的带隙能量的材料。


2.根据权利要求1所述的集成电路器件，其中所述第二电介质材料包括具有比所述第一电介质材料的熔点低的熔点的材料。


3.根据权利要求1所述的集成电路器件，其中
所述多个晶粒中的一个晶粒包括：
在第一垂直水平处的第一侧壁；和
在不同于所述第一垂直水平的第二垂直水平处的第二侧壁，
所述第一侧壁接触所述第二电介质层，以及
所述第二侧壁接触所述多个晶粒中的至少一个其它晶粒。


4.根据权利要求1所述的集成电路器件，其中
所述第一电介质层在垂直于所述电介质层结构的所述第一表面的第一方向上具有第一厚度，和
所述第二电介质层在所述第一方向上具有比所述第一电介质层的所述第一厚度小的第二厚度。


5.根据权利要求1所述的集成电路器件，其中
所述第二电介质层在所述电介质层结构的所述第二表面处不暴露，以及
所述第二电介质层在所述电介质层结构的所述第一表面处不暴露。


6.根据权利要求1所述的集成电路器件，其中
所述第二电介质层包括第一部分和比所述第一部分更靠近所述第二表面的第二部分，
所述第一部分在平行于所述第一表面的第二方向上具有第一宽度，和
所述第二部分在所述第二方向上具有小于所述第一部分的所述第一宽度的第二宽度。


7.根据权利要求1所述的集成电路器件，其中所述第二电介质层在所述电介质层结构的所述第一表面处暴露。


8.根据权利要求1所述的集成电路器件，其中所述电介质层结构还包括在所述第一电介质层和所述上电极之间的第三电介质层。


9.根据权利要求1所述的集成电路器件，其中所述第二电介质层包括：
下部第二电介质层，围绕所述第一电介质层的所述多个晶粒中的每个晶粒的侧壁的下部；和
上部第二电介质层，与所述下部第二电介质层间隔开，并且围绕所述第一电介质层的所述多个晶粒中的每个晶粒的侧壁的上部。


10.根据权利要求1所述的集成电路器件，其中所述第二电介质材料包括硼氧化物(B2O3)、铝氧化物(Al2O3)、镓氧化物(Ga2O3)和铟氧化物(In2O3)中的至少一种。


11.根据权利要求1所述的集成电路器件，其中所述第一电介质材料包括锆氧化物、铪氧化物、钛氧化物、铌氧化物、钽氧化物、钇氧化物、锶钛氧化物、钡锶钛氧化物、钪氧化物和镧氧化物中的至少一种。


12.一种集成电路器...

【专利技术属性】
技术研发人员：金润洙，柳承旻，禹昌秀，丁炯硕，曹圭镐，曹仑廷，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR