【技术实现步骤摘要】
【国外来华专利技术】具有垂直扩散板的电容器结构
本公开总体涉及半导体
，并且更具体地，涉及在硅衬底中具有垂直布置的扩散板的电容器结构。
技术介绍
如本领域已知的，3DNAND是闪存技术，其垂直堆叠存储单元来增大容量以得到较高的储存密度和每吉比特较低的成本。在3DNAND技术中，存储单元在高电压下操作，并且需要电容器来实施电压提升。典型地，MOS电容器、MOM电容器、或多晶硅-至-多晶硅电容器用于3DNAND芯片电路中。随着3DNAND技术朝向高密度和高容量前进，特别是从64层至128层的方案，器件的数量和迹线的数量显著增大，然而芯片的面积保持基本不变。结果，用于硅晶片和后端布线的空间变得越来越小。常规MOS电容器或MOM电容器在后端阶段通常需要大的芯片面积或金属迹线面积，并且大面积的MOS电容器可以引起时间相关的电介质击穿(TDDB)问题。因此，本领域仍然存储在对满足电路要求，并且同时，不必占据太多的空间，的新颖电容器结构的需求。
技术实现思路
本公开的一个目的是提供在硅衬底中具有垂直布置的扩散...
【技术保护点】
1.一种电容器结构，包括：/n第一导电类型的半导体衬底；/n设置于所述半导体衬底中的所述第一导电类型的第一垂直扩散板；/n设置于所述半导体衬底中的第一浅沟槽隔离STI结构，并且所述第一浅沟槽隔离STI结构围绕所述第一垂直扩散板；/n设置于所述半导体衬底中的所述第一导电类型的第二垂直扩散板，并且所述第二垂直扩散板围绕所述第一浅沟槽隔离STI结构；以及/n设置于所述半导体衬底中的第二导电类型的离子阱，其中，所述离子阱直接设置在所述第一垂直扩散板、所述第一浅沟槽隔离STI结构和所述第二垂直扩散板之下，/n其中，电容器形成于所述第一垂直扩散板与所述第二垂直扩散板之间，所述第一浅沟槽...
【技术特征摘要】 【专利技术属性】
【国外来华专利技术】1.一种电容器结构，包括：
第一导电类型的半导体衬底；
设置于所述半导体衬底中的所述第一导电类型的第一垂直扩散板；
设置于所述半导体衬底中的第一浅沟槽隔离STI结构，并且所述第一浅沟槽隔离STI结构围绕所述第一垂直扩散板；
设置于所述半导体衬底中的所述第一导电类型的第二垂直扩散板，并且所述第二垂直扩散板围绕所述第一浅沟槽隔离STI结构；以及
设置于所述半导体衬底中的第二导电类型的离子阱，其中，所述离子阱直接设置在所述第一垂直扩散板、所述第一浅沟槽隔离STI结构和所述第二垂直扩散板之下，
其中，电容器形成于所述第一垂直扩散板与所述第二垂直扩散板之间，所述第一浅沟槽隔离STI结构介于所述第一垂直扩散板与所述第二垂直扩散板之间用作电容器电介质层。
2.根据权利要求1所述的电容器结构，其中，所述第一导电类型是P型且所述第二导电类型是N型，或所述第一导电类型是N型且所述第二导电类型是P型。
3.根据权利要求1所述的电容器结构，其中，所述离子阱将所述第一垂直扩散板与所述第二垂直扩散板隔离。
4.根据权利要求1所述的电容器结构，其中，所述第一垂直扩散板电耦合至第一电压，且所述第二垂直扩散板电耦合至第二电压，其中，所述第二电压高于所述第一电压。
5.根据权利要求1所述的电容器结构，还包括：
所述第一导电类型的第一重掺杂区，设置于所述第一垂直扩散板的表面处；以及
所述第一导电类型的第二重掺杂区，设置于所述第二垂直扩散板的表面处。
6.根据权利要求1所述的电容器结构，还包括：
设置于所述半导体衬底中的第二浅沟槽隔离STI结构，并且所述第二浅沟槽隔离STI结构围绕所述第二垂直扩散板、所述第一浅沟槽隔离STI结构、以及所述第一垂直扩散板。
7.根据权利要求6所述的电容器结构，其中，所述第二浅沟槽隔离STI结构、所述第二垂直扩散板、所述第一浅沟槽隔离STI结构与所述第一垂直扩散板同心地布置。
8.根据权利要求6所述的电容器结构，其中，所述第一垂直扩散板和所述第二垂直扩散板是由所述第一浅沟槽隔离STI结构和所述第二浅沟槽隔离STI结构限定和隔离的硅有源区域。
9.根据权利要求6所述的电容器结构，还包括：
无源元件，直接在所述第一浅沟槽隔离STI结构或所述第二浅沟槽隔离STI结构的顶表面上。
10.根据权利要求9所述的电容器结构，其中，所述无源元件包括电阻器。
11.根据权利要求9所述的电容器结构，其中，所述无源元件包括多晶硅。
技术研发人员：陈亮，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北;42
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。