栅极、触点和翅片切割方法技术

一种在多个翅片上形成栅极触点和/或接触线的方法(100)。该方法包括提供(110)包括半导体结构的晶片，所述半导体结构包括多个翅片。该方法还包括在翅片上图案化(120)至少一个连续沟槽，并用金属填充(130)至少一个沟槽以获得与翅片接触的至少一个连续栅极和/或填充至少一个具有金属的沟槽以获得与翅片接触的至少一条连续接触线。该方法还包括在一些翅片之间的位置上切割(140)至少一个栅极的金属和/或切割至少一个接触线的金属。

Cutting method of grid, contact and fin

【技术实现步骤摘要】
栅极、触点和翅片切割方法
本专利技术涉及在多个翅片上形成栅极触点和接触线的领域。更具体地，它涉及制造触点切口和栅极切口的方法。
技术介绍
在现有的集成电路技术中，多个晶体管在芯片上被集成在一起。栅极触点和接触线互连这些晶体管。例如，FinFET技术可以用于实现这些晶体管。通常实现nMOS或pMOS器件。在这种技术中，触点切割通常在流程的早期完成。沟槽已经分别在pMOS和nMOS侧的源极和/或漏极中蚀刻。其中触点10和翅片20互连并且在触点沟槽填充之前执行触点切割的多个翅片的示例在图2中示出。内衬30存在于触点的侧壁处。该图示出了两对翅片，每个翅片通过不同的接触线互连。从该图中可以看出，触点切口具有倾斜的触点侧壁，其中上拐角更靠近而下拐角更远离。这导致在翅片延伸部上的触点增加并且因此导致不同翅片对的接触线之间尖端到尖端(T2T)的余量减小。这个尖端到尖端的距离定义了翅片到翅片距离D的余量。当尖端到尖端的距离太小时，这将与光刻设计规则相冲突。鉴于每平方英寸晶体管数量的增加，需要形成栅极触点和接触线的方法以及使用这种方法生产的晶体管单元，其中对于翅片之间相同的距离D，接触线具有增加的尖端到尖端余量。
技术实现思路
本专利技术实施例的目的是提供形成栅极触点和/或接触线的良好方法以及使用这些方法获得的良好单元。这些单元可以例如用在CMOS器件和SRAM单元中。通过根据本专利技术的方法和装置来实现以上目标。在第一方面中，本专利技术的实施例涉及一种在多个翅片上形成栅极触点和/或接触线的方法。该方法包括：-提供包括半导体结构的晶片，所述半导体结构包括多个翅片，-在翅片上图案化至少一个连续沟槽，-用金属填充至少一个沟槽以获得与翅片接触的至少一个连续栅极和/或用金属填充至少一个沟槽，以获得与翅片接触的至少一个连续接触线，-在一些翅片之间的位置上切割至少一个栅极的金属和/或切割至少一个接触线的金属。与触点沟槽填充之前执行触点切割的现有技术方法相比，在本专利技术的实施例中，反向倾斜的触点侧壁导致了在翅片延伸部上的较短接触。对于相同的单元尺寸，这将导致尖端到尖端的余量增加，或者对于相同的尖端到尖端的余量，这将导致单元尺寸减少。由于侧壁上不存在内衬金属，因此本专利技术实施例的优点在于在触点边缘上不存在内衬金属。与现有技术触点中存在的高电阻内衬材料相比，这开辟了为低电阻填充金属提供更多空间的可能性。在RMG金属填充之后而不是在RMG填充之前执行栅极切割具有以下优点：侧壁上不存在RMG金属，从而允许翅片延伸部上的较短栅极。这导致尖端到尖端的余量增加。在本专利技术的实施例中，在至少一个连续栅极上提供栅极盖材料，并且在至少一个连续接触线上提供触点盖材料，并且其中栅极盖材料不同于触点盖材料，致使在切割(140)至少一个栅极的金属和/或至少一个接触线的金属之前，提供具有不同蚀刻选择性的盖材料。本专利技术实施例的一个优点是触点和栅极金属切割都可以在同一步骤下游接触模块中进行。这是通过栅极和触点盖材料的不同蚀刻选择性实现的。本专利技术实施例的优点在于，由于栅极和触点盖的蚀刻选择性，栅极和触点切割掩模覆盖要求被放宽。通过选择合适的蚀刻剂，可以根据设计的要求启用组合的或单独的栅极和触点切割。例如，能够在单元边缘上切割栅极和触点金属，以及在单元的中间仅切割栅极或触点金属。本专利技术实施例的优点在于，由于栅极和触点盖的蚀刻选择性，栅极和触点切割掩模覆盖要求被放宽。本专利技术实施例的一个优点是可以通过合并一些栅极和触点切割掩模以及解决所谓的光刻掩模颜色冲突来减少掩模数量。在本专利技术的实施例中，该方法包括在获得至少一个金属栅极之后执行翅片切割。在本专利技术的实施例中，在执行翅片切割之前金属栅极已经被切割了。本专利技术的实施例的优点在于，仅在获得至少一个栅极之后执行翅片切割。通过在翅片上填充沟槽来获得栅极。在本专利技术的实施例中，在翅片切割步骤期间，在工艺流程的上游生成的沟道应力被金属栅极“钉住”。在本专利技术的实施例中，仅在线路工艺的前端之后执行翅片切割，其中线路工艺的前端包括源极和漏极应力源的外延生长、施加伪栅极、施加替换金属栅极以及施加接触线。本专利技术实施例的一个优点是伪栅极变得与翅片边缘自对准。这会改进工艺余量。此外有利的是，在应力外延层生长期间，源极/漏极区域会最大化，并且从源极/漏极应力外延层到沟道的应力传递会最大化。在SiGe翅片的情况下，由于来自内衬的最大应力，这是特别有利的。在本专利技术的实施例中，所提供的晶片包括多个翅片，所述多个翅片包括硅、或SiGe、或Ge、或InGaAs或III-V材料的功能层。本专利技术实施例的一个优点是来自基底的应力在SiGe翅片的情况下最大化。在本专利技术的实施例中，用于填充沟槽的金属是钌或钨。本专利技术实施例的一个优点是对金属进行干蚀刻是可行的。这对于金属平面化特别有利。在这种情况下，必须克服巨大的形貌，因为S/D之间的高度差异很大。为了补偿这种高度差，需要沉积过量的金属。然后进行平面化。对于平面化，有利的是金属适合于干蚀刻。在第二方面中，本专利技术的实施例涉及一种在平行翅片上包括多个翅片晶体管的单元，其中接触线彼此成直线并且其中相邻翅片之间的接触线切口具有斜面，致使接触线之间的距离随着深度的增加而减小和/或其中栅极彼此成直线，并且其中相邻翅片之间的栅极切口具有斜面，致使栅极之间的距离随着深度的增加而减小。本专利技术的实施例的优点在于，与具有相同单元尺寸的现有技术单元相比，相邻晶体管的接触线之间和/或相邻晶体管的栅极之间的尖端到尖端的距离更大。因此，原因是与现有技术的接触线切口相比是倒斜面。在本专利技术的实施例中，在接触线和/或栅极的侧壁上不存在内衬。本专利技术的实施例的优点在于，在侧壁上没有内衬的情况下，可用空间可以专用于低电阻金属。由此可以减少整体触点电阻。在侧壁上存在内衬的情况下，必须增加单元尺寸以获得具有触点电阻的接触线(对于每次切割，对低电阻填充金属，内衬厚度损失两倍的空间)。在本专利技术的实施例中，翅片包括硅、或SiGe、或Ge、或InGaAs、或III-V材料。在第三方面中，本专利技术的实施例涉及包括根据本专利技术实施例的单元的CMOS器件。在本专利技术的实施例中，一些翅片可能是nMOS翅片，而其它翅片可能是pMOS翅片。在第四方面中，本专利技术的实施例涉及一种包括根据本专利技术实施例的单元的SRAM单元。在所附独立和从属权利要求中阐述了本专利技术的特定和优选方面。来自从属权利要求的特征可以适当地与独立权利要求的特征和其它从属权利要求的特征组合，而不仅仅在权利要求中明确阐述。参考下文描述的实施例，本专利技术的这些和其它方面将变得显而易见并得以阐明。附图说明图1示出了根据本专利技术实施例的方法的流程图。图2示出了包括多个翅片的现有技术单元的示意图，其中在触点沟槽填充之前执行触点切割。图3示出了现有技术单元的接触线和翅片的示意图。...

【技术保护点】
1.一种在多个翅片上形成栅极触点和/或接触线的方法(100)，所述方法包括：/n-提供(110)包括半导体结构的晶片，所述半导体结构包括多个翅片，/n-在翅片上图案化(120)至少一个连续沟槽，/n-用金属填充(130)至少一个沟槽以获得与翅片接触的至少一个连续栅极和/或用金属填充至少一个沟槽以获得与翅片接触的至少一个连续接触线，/n-在一些翅片之间的位置上切割(140)所述至少一个栅极的金属和/或切割所述至少一个接触线的金属。/n

【技术特征摘要】
20180911 EP 18193824.21.一种在多个翅片上形成栅极触点和/或接触线的方法(100)，所述方法包括：
-提供(110)包括半导体结构的晶片，所述半导体结构包括多个翅片，
-在翅片上图案化(120)至少一个连续沟槽，
-用金属填充(130)至少一个沟槽以获得与翅片接触的至少一个连续栅极和/或用金属填充至少一个沟槽以获得与翅片接触的至少一个连续接触线，
-在一些翅片之间的位置上切割(140)所述至少一个栅极的金属和/或切割所述至少一个接触线的金属。


2.根据权利要求1所述的方法(100)，其特征在于，在所述至少一个连续栅极上提供栅极盖材料，并且在所述至少一个连续接触线上提供触点盖材料，并且其中所述栅极盖材料与所述触点盖材料不同，使得在切割(140)所述至少一个栅极的金属和/或所述至少一个接触线的金属之前提供具有不同蚀刻选择性的盖材料。


3.根据前述权利要求中任一项所述的方法(100)，其特征在于，所述方法包括在获得所述至少一个栅极之后执行翅片切割。


4.根据权利要求3所述的方法(100)，其特征在于，所述翅片切割仅在线路工艺的前端之后执行，所述线路工艺的前端包括源极和漏极的外延生长、施加...

【专利技术属性】
技术研发人员：S·德米恩克，G·埃内曼，V·马卡奥桑，
申请(专利权)人：IMEC非营利协会，
类型：发明
国别省市：比利时;BE