半导体器件及其制造方法技术

一种半导体器件，包括基板，基板具有沿第二方向交替布置的单元区域和电力区域。栅极结构沿第二方向延伸。栅极结构沿与第二方向垂直的第一方向彼此间隔开。接合层布置在每个栅极结构的两侧。接合层沿第二方向布置，使得每个接合层具有靠近电力区域的平坦部分。切割图案布置在电力区域中。切割图案沿第一方向延伸，使得相邻单元区域中的每个栅极结构和每个接合层通过切割图案彼此分离。

Semiconductor devices and manufacturing methods

【技术实现步骤摘要】
半导体器件及其制造方法相关申请的交叉引用本申请要求于2018年8月2日向韩国知识产权局提交的韩国专利申请No.10-2018-0090472的优先权，该申请的公开通过引用整体并入本文中。
本公开涉及一种半导体器件，并且更具体地，涉及一种半导体器件及其制造方法。
技术介绍
逻辑器件是被设计为执行特定任务的半导体器件。可以通过组合多个现成的标准单元(cell)来设计逻辑器件，每个现成的标准单元执行有限数量的逻辑功能。每个标准单元都是可以针对特定要求和功能进行优化的集成电路(IC)模块。标准单元可以包括基本单元(例如，布尔逻辑功能(例如，AND、OR、NOR、反相器)、具有多个基本单元的复合单元(例如，OAI单元(OR/AND/反相器)和AOI单元(AND/OR/反相器))以及存储元件(例如，主从触发器和锁存器)。逻辑器件由被优选地选择以执行特定功能的基本单元、复合单元和存储元件组成。随着时间的推移，标准单元的大小已减小，并且标准单元的集成度已提高。因此，逻辑器件的密度已增加。例如，鳍式FET和掩埋晶体管结构已经应用于本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：/n基板，包括多个单元区域和多个电力区域，使得所述多个单元区域中的每一个单元区域与所述多个电力区域中的每一个电力区域沿第二方向交替地布置；/n多个栅极结构，沿所述第二方向延伸，所述多个栅极结构中的每一个栅极结构沿与所述第二方向垂直的第一方向彼此间隔开；/n多个接合层，布置在所述多个栅极结构中的每一个栅极结构的两侧，并且沿所述第二方向布置成使得所述多个接合层中的每一个接合层具有靠近所述电力区域的平坦部分的构造；以及/n多个切割图案，布置在所述多个电力区域中，并且沿所述第一方向延伸，使得所述多个单元区域中的相邻单元区域中的多个栅极结构中的每一个栅极结构和多个接合层中的每一...

【技术特征摘要】
20180802 KR 10-2018-00904721.一种半导体器件，包括：
基板，包括多个单元区域和多个电力区域，使得所述多个单元区域中的每一个单元区域与所述多个电力区域中的每一个电力区域沿第二方向交替地布置；
多个栅极结构，沿所述第二方向延伸，所述多个栅极结构中的每一个栅极结构沿与所述第二方向垂直的第一方向彼此间隔开；
多个接合层，布置在所述多个栅极结构中的每一个栅极结构的两侧，并且沿所述第二方向布置成使得所述多个接合层中的每一个接合层具有靠近所述电力区域的平坦部分的构造；以及
多个切割图案，布置在所述多个电力区域中，并且沿所述第一方向延伸，使得所述多个单元区域中的相邻单元区域中的多个栅极结构中的每一个栅极结构和多个接合层中的每一个接合层通过所述切割图案彼此分离。


2.根据权利要求1所述的半导体器件，其中，所述多个接合层中的每一个接合层包括自沿所述第一方向延伸的多个有源鳍起沿所述第二方向生长的外延层，使得所述外延层在所述多个电力区域中的每一个电力区域周围最大。


3.根据权利要求2所述的半导体器件，其中，所述外延层包括与所述多个电力区域中的每一个电力区域间隔开的尖部。


4.根据权利要求1所述的半导体器件，还包括：
电力轨，在所述切割图案上沿所述第一方向延伸，并且电力信号被施加到所述电力轨上；以及
触头结构，与所述电力轨和所述多个接合层接触，并且被配置为将所述电力信号从所述电力轨传送到所述多个接合层。


5.根据权利要求4所述的半导体器件，其中，所述触头结构包括：
单元触头，与所述单元区域中的所述接合层接触；以及
电力触头，布置在所述切割图案的一侧，与所述多个接合层中的每一个接合层的所述平坦部分和所述电力轨接触。


6.根据权利要求5所述的半导体器件，其中，所述切割图案包括：栅极切割图案，直接接触所述多个栅极结构中的每一个栅极结构，并且具有第一宽度；以及接合切割图案，通过第二触头孔与所述多个接合层中的每一个接合层的所述平坦部分间隔开，并且具有小于所述第一宽度的第二宽度，所述栅极切割图案和所述接合切割图案沿所述第一方向彼此交替地布置。


7.根据权利要求6所述的半导体器件，其中，所述电力触头布置在所述第二触头孔中，使得所述电力触头的底表面与器件隔离层接触，并且所述电力触头的侧表面与所述多个接合层中的每一个接合层的所述平坦部分接触。


8.根据权利要求1所述的半导体器件，其中，所述多个单元区域中的每一个单元区域包括：PMOS区域，其中至少一个p型MOS晶体管布置在所述PMOS区域中；NMOS区域，其中至少一个n型MOS晶体管布置在所述NMOS区域中；以及分离区域，介于所述PMOS区域和所述NMOS区域之间，并且将所述PMOS区域和所述NMOS区域彼此分离，其中所述切割图案包括氮化物。


9.根据权利要求8所述的半导体器件，还包括：分离图案，设置在所述多个单元区域中的每一个单元区域的分离区域上，使得所述NMOS区域中的所述多个栅极结构和所述多个接合层与所述PMOS区域中的所述多个栅极结构和所述多个接合层分离。


10.根据权利要求9所述的半导体器件，其中，所述分离图案被布置为沿所述第一方向横跨所述多个栅极结构中的至少一个栅极结构和所述多个接合层中的至少一个接合层。


11.根据权利要求10所述的半导体器件，其中，所述分离图案包括与所述切割图案相同的材料。


12.一种制造半导体器件的方法，包括：
在沿第一方向延伸的至少一对单元区域中形成多个有源鳍，所述单元区域对通过电力区域彼此分离；
将多个虚设栅极结构和多个间隙填充图案形成为沿与所述第一方向垂直的第二方向延伸的线形，使得所述多个虚设栅极结构中的每一个虚设栅极结构和所述多个间隙填充图案中的每一个间隙填充图案沿所述第一方向相对于彼此交替地覆盖所述多个有源鳍；
在所述电力区域中形成沿第一方向延伸的线形的切割图案，使得所述多个虚设栅极结构和所述多个间隙填充图案以所述至少一对单元区域中的单元区域为单位彼此分...

【专利技术属性】
技术研发人员：金煐勋，梁在锡，李海王，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR