【技术实现步骤摘要】
数据处理装置及直接存储器访问方法
本专利技术是有关于一种数据处理的技术，且特别是有关于一种数据处理装置及直接存储器访问方法。
技术介绍
在传统数据处理装置的设计结构中，中央处理器(CentralProcessingUnit；CPU)需承担将数据从存储器搬运到输入输出(I/O)设备、或将数据在内存之间搬运的任务。也就是说，在系统运行时，在I/O设备和存储器之间或内存之间的数据传输必须由CPU主动进行。然而，在这个时间中，CPU将无法执行其他的工作，因而影响了整个系统的效率。直接存储器访问(DirectMemoryAccess；DMA)控制器用来在存储器与I/O设备之间传输数据，以分担CPU对于数据传输或数据搬运的重复性工作，让CPU得以具备更多时间执行其他工作。由于CPU仅需提供DMA控制器执行数据传输工作所需的信息，而不需控制DMA控制器进行数据传输，也就是说，DMA控制器在数据传输的过程中不需要CPU的参与，只会在数据传输完成后通知CPU，因而可大幅地提高CPU的利用率以及整体系统的数据传输效率。因此，DMA控制器成为辅助...
【技术保护点】
1.一种数据处理装置，其特征在于，包括：/n中央处理器，提供多个第一访问信息以及至少一个第二访问信息；/n直接存储器访问控制器；以及/n存储模块，所述存储模块包括多个输入缓冲区、第一暂存区、第二暂存区以及多个输出缓冲区，特定数据存储在所述多个输入缓冲区，所述特定数据包括多个数据段，其中所述数据段中的至少一个特定数据段被分散存储在不同的所述输入缓冲区，/n其中，所述直接存储器访问控制器依据每个所述第一访问信息分别将位于对应的所述输入缓冲区中且非为所述特定数据段的所述数据段传输至对应的所述输出缓冲区，并且，/n所述中央处理器将所述特定数据段从不同的所述输入缓冲区中复制到所述第一...
【技术特征摘要】
1.一种数据处理装置，其特征在于，包括：
中央处理器，提供多个第一访问信息以及至少一个第二访问信息；
直接存储器访问控制器；以及
存储模块，所述存储模块包括多个输入缓冲区、第一暂存区、第二暂存区以及多个输出缓冲区，特定数据存储在所述多个输入缓冲区，所述特定数据包括多个数据段，其中所述数据段中的至少一个特定数据段被分散存储在不同的所述输入缓冲区，
其中，所述直接存储器访问控制器依据每个所述第一访问信息分别将位于对应的所述输入缓冲区中且非为所述特定数据段的所述数据段传输至对应的所述输出缓冲区，并且，
所述中央处理器将所述特定数据段从不同的所述输入缓冲区中复制到所述第一暂存区，所述直接存储器访问控制器依据所述第二访问信息将位于所述第一暂存区中的所述特定数据段传输至所述第二暂存区，并且，所述中央处理器将位于所述第二暂存区中的所述特定数据段分别复制至不同的所述输出缓冲区。
2.如权利要求1所述的数据处理装置，其特征在于，所述中央处理器依据位于所述输入缓冲区中且非为所述特定数据段的所述数据段提供所述第一访问信息，并且，所述中央处理器在将所述特定数据段从不同的所述输入缓冲区中复制到所述第一暂存区后，依据位于所述第一暂存区中的所述特定数据段提供所述第二访问信息，其中位于所述第一暂存区中的所述特定数据段的地址为连续。
3.如权利要求1所述的数据处理装置，其特征在于，多个所述特定数据段暂存于所述第一暂存区，其中位于所述第一暂存区中的多个所述特定数据段的地址为连续，且所述中央处理器依据位于所述第一暂存区中的多个所述特定数据段提供所述第二访问信息。
4.如权利要求1所述的数据处理装置，其特征在于，每个数据段符合传输流封包格式，并且，
位于每个输入缓冲区中的所述多个数据段为连续地存储。
5.如权利要求1所述的数据处理装置，其特征在于，所述直接存储器访问控制器更包括对所述数据段进行处理，所述处理包括解析、解密或解码。
6.如权利要求1所述的数据处理装置，其特征在于，所述多个输入缓冲区为多个页面，所...
【专利技术属性】
技术研发人员：吴汉，张亚辉，杨泽鹏，
申请(专利权)人：扬智科技股份有限公司，
类型：发明
国别省市：中国台湾;71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。