【技术实现步骤摘要】
失锁检测器
技术介绍
在许多通信系统中，数据在没有伴随时钟信号的情况下从一个设备发送到另一个设备。在传输期间，携带数据的信号可能变得抖动并且难以由接收设备解密和处理。因此，许多系统利用时钟和数据恢复(CDR)电路来重定时输入的信号并将重定时的信号发送到接收设备。这要求CDR电路生成锁定到发送的数据的频率的时钟。在许多系统中，CDR电路检测输入的信号的频率，并将时钟信号相位对准到输入的信号。然后用CDR电路已经生成的干净时钟重定时输入的信号。然后可以将重定时的信号输出到接收设备以进行进一步处理。
技术实现思路
本文公开了一种与半速率时钟和数据恢复电路一起使用的失锁检测电路。在一个示例中，失锁检测电路包括检测电路和脉冲累加电路。检测电路包括第一触发器、第二触发器和第三触发器。第一触发器被配置为将数据流同步到时钟信号的第一边缘。第二触发器被配置为将数据流同步到时钟信号的第二边缘。第三触发器由数据流计时/进行时钟控制，并且被配置为在数据流的边缘存储第一触发器和第二触发器的组合输出。脉冲累加电路耦合到检测电路。脉冲累加电路被配置为收集由第三触发
【技术保护点】
1.一种失锁检测电路，其包括：/n检测电路，其包括：/n第一触发器，其被配置为将数据流同步到时钟信号的第一边缘；/n第二触发器，其被配置为将所述数据流同步到所述时钟信号的第二边缘；/n第三触发器，其由所述数据流计时并且被配置为在所述数据流的边缘处存储所述第一触发器和所述第二触发器的组合输出；以及/n脉冲累加电路，其耦合到所述检测电路，所述脉冲累加电路被配置为收集由所述第三触发器生成的脉冲。/n
【技术特征摘要】
20180726 US 16/045,9301.一种失锁检测电路，其包括：
检测电路，其包括：
第一触发器，其被配置为将数据流同步到时钟信号的第一边缘；
第二触发器，其被配置为将所述数据流同步到所述时钟信号的第二边缘；
第三触发器，其由所述数据流计时并且被配置为在所述数据流的边缘处存储所述第一触发器和所述第二触发器的组合输出；以及
脉冲累加电路，其耦合到所述检测电路，所述脉冲累加电路被配置为收集由所述第三触发器生成的脉冲。
2.根据权利要求1所述的失锁检测电路，还包括延迟电路，其被配置为将所述数据流延迟所述数据流的位时间。
3.根据权利要求2所述的失锁检测电路，其中所述第三触发器的时钟输入耦合到所述延迟电路的输出。
4.根据权利要求1所述的失锁检测电路，还包括耦合到所述第一触发器、所述第二触发器和所述第三触发器的异或非门；其中所述异或非门被配置为将所述第一触发器的输出与所述第二触发器的输出组合以产生到所述第三触发器的输入。
5.根据权利要求1所述的失锁检测电路，其中所述脉冲累加电路包括计数器，所述计数器被配置为对由所述第三触发器生成的脉冲进行计数。
6.根据权利要求1所述的失锁检测电路，其中所述脉冲累加电路包括电容器，所述电容器被配置为由所述第三触发器生成的脉冲充电。
7.根据权利要求1所述的失锁检测电路，还包括比较器，所述比较器被配置为将所述电容器两端的电压与阈值电压进行比较。
8.一种用于检测失锁的方法，其包括：
将数据流同步到时钟的上升缘以产生第一半速率数据流；
将所述数据流同步到所述时钟的下降缘以产生第二半速率数据流；
组合所述第一半速率数据流和所述第二半速率数据流；
将组合的第一半速率数据流和第二半速率数据流计时到触发器中；以及
累加所述触发器的输出脉冲以检测失锁。
9.根据权利要求8所述的方法，还包括将所述数据流延迟所述数据流的位时间以产生为所述触发器计时的时钟。
10.根据权利要求8所述的方法，其中，所述组合包括将所述第一半速率数据流和所述第...
【专利技术属性】
技术研发人员：A·玛尼安，R·吉普塔，
申请(专利权)人：德克萨斯仪器股份有限公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。