【技术实现步骤摘要】
具有再分布线结构的扇出型半导体封装件相关申请的交叉引用本申请要求于2018年7月31日在韩国知识产权局提交的韩国专利申请No.10-2018-0089507的权益，其公开内容通过引用整体并入本文。
本专利技术构思涉及半导体封装件，更具体地，涉及具有再分布线结构的扇出型半导体封装件。
技术介绍
随着电子工业的发展和用户需求的不断提高，电子设备变得越来越小和/或多功能化并且具有更高的容量。因此需要高度集成的半导体芯片。特别地，在具有更多数目的输入和输出(I/O)端子的高度集成的半导体芯片中，I/O端子之间的距离可能会减小，因此，I/O端子之间可能出现干扰。扇出型半导体封装件已被用于增加I/O端子之间的距离。
技术实现思路
本专利技术构思提供了一种具有提高的可靠性的再分布线结构的扇出型半导体封装件。根据本专利技术构思的一个方面，提供了一种扇出型半导体封装件，所述扇出型半导体封装件包括：再分布线结构，所述再分布线结构包括多个再分布线绝缘层和多个再分布线图案，每一个所述再分布线图案位...
【技术保护点】
1.一种扇出型半导体封装件，包括：/n再分布线结构，所述再分布线结构包括多个再分布线绝缘层和多个再分布线图案，每一个所述再分布线图案位于所述多个再分布线绝缘层中的一个再分布线绝缘层的上表面和下表面之一上；/n至少一个半导体芯片，所述至少一个半导体芯片位于所述再分布线结构上并且所占据的覆盖区域的水平宽度小于所述再分布线结构的水平宽度；以及/n模制构件，所述模制构件在所述再分布线结构上包围所述至少一个半导体芯片并且所述模制构件的水平宽度大于所述再分布线结构的水平宽度，/n其中，所述多个再分布线绝缘层具有阶梯结构。/n
【技术特征摘要】
20180731 KR 10-2018-00895071.一种扇出型半导体封装件，包括：
再分布线结构，所述再分布线结构包括多个再分布线绝缘层和多个再分布线图案，每一个所述再分布线图案位于所述多个再分布线绝缘层中的一个再分布线绝缘层的上表面和下表面之一上；
至少一个半导体芯片，所述至少一个半导体芯片位于所述再分布线结构上并且所占据的覆盖区域的水平宽度小于所述再分布线结构的水平宽度；以及
模制构件，所述模制构件在所述再分布线结构上包围所述至少一个半导体芯片并且所述模制构件的水平宽度大于所述再分布线结构的水平宽度，
其中，所述多个再分布线绝缘层具有阶梯结构。
2.根据权利要求1所述的扇出型半导体封装件，其中，所述多个再分布线绝缘层中的远离所述至少一个半导体芯片的再分布线绝缘层的水平宽度，大于所述多个再分布线绝缘层中的靠近所述至少一个半导体芯片的再分布线绝缘层的水平宽度。
3.根据权利要求2所述的扇出型半导体封装件，其中，所述模制构件覆盖所述多个再分布线绝缘层中的每一个再分布线绝缘层的侧表面。
4.根据权利要求3所述的扇出型半导体封装件，其中，所述多个再分布线绝缘层中的最远离所述至少一个半导体芯片的再分布线绝缘层的下表面与所述模制构件的下表面共面。
5.根据权利要求1所述的扇出型半导体封装件，其中，所述多个再分布线绝缘层中的远离所述至少一个半导体芯片的再分布线绝缘层的水平宽度，小于所述多个再分布线绝缘层中的靠近所述至少一个半导体芯片的再分布线绝缘层的水平宽度。
6.根据权利要求5所述的扇出型半导体封装件，其中，所述多个再分布线绝缘层中的最靠近所述至少一个半导体芯片的再分布线绝缘层的上表面与所述模制构件的下表面共面。
7.根据权利要求3所述的扇出型半导体封装件，其中，所述多个再分布线绝缘层中的至少一个再分布线绝缘层的厚度小于所述多个再分布线绝缘层中的其他再分布线绝缘层的厚度。
8.根据权利要求7所述的扇出型半导体封装件，其中，所述多个再分布线绝缘层中的最靠近所述至少一个半导体芯片的再分布线绝缘层的厚度小于所述多个再分布线绝缘层中的其他再分布线绝缘层的厚度。
9.根据权利要求7所述的扇出型半导体封装件，其中，所述多个再分布线绝缘层中的最远离所述至少一个半导体芯片的再分布线绝缘层的厚度小于所述多个再分布线绝缘层中的其他再分布线绝缘层的厚度。
10.根据权利要求1所述的扇出型半导体封装件，其中，所述多个再分布线图案中的至少一个再分布线图案在水平方向上比所述至少一个半导体芯片的覆盖区域更向外突出。
11.一种扇出型半导体封装件，包括：
再分布线结构，所述再分布线结构包括具有阶梯结构的多个再分布线绝缘层以及多个再分布线图案，每一个所述再分布线图案位于所述多个再分布线绝缘层中的一个再分布线绝缘层的上表面和下表面之一上；
至少一个半导体芯片，所述至少一个半导体芯片位于所述再分...
【专利技术属性】
技术研发人员：金钟润，李锡贤，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。