电子装置及其制造方法制造方法及图纸

提供一种电子装置及其制造方法。所述电子装置包括芯片封装、设置在芯片封装上的核心介电层、以及设置在与芯片封装相对的核心介电层上的天线图案。芯片封装包括半导体芯片、包封半导体芯片的绝缘包封体、以及电耦合到半导体芯片的重布线结构。重布线结构包括位在芯片封装的最外侧处的第一电路图案以及设置在第一电路图案与绝缘包封体之间的图案化介电层。核心介电层接触第一电路图案。核心介电层与图案化介电层具有不同的材料。天线图案电耦合到芯片封装。

【技术实现步骤摘要】
电子装置及其制造方法
本专利技术的实施例是有关于一种半导体结构及其制造方法，特别是有关于一种包括天线封装及芯片封装的电子装置及其制造方法。
技术介绍
半导体装置及集成电路用于各种电子应用，例如个人计算机、手机、数字照相机及其他电子装置。随着对缩小电子装置的需求的增长，需要更小且更具创造性的半导体装置封装技术。因此，已开始开发例如晶片级封装(wafer-levelpackaging，WLP)等封装。举例来说，晶片的管芯可以晶片级来与其他半导体装置(例如天线)一起进行加工及封装。另外，由于现代通信需要更大的频宽，因此期望有具集成天线的高性能封装设计。
技术实现思路
根据一些实施例，所述电子装置包括芯片封装、设置在芯片封装上的核心介电层、以及设置在与芯片封装相对的核心介电层上的天线图案。芯片封装包括半导体芯片、包封半导体芯片的绝缘包封体、以及电耦合到半导体芯片的重布线结构。重布线结构包括位在芯片封装的最外侧处的第一电路图案以及设置在第一电路图案与绝缘包封体之间的图案化介电层。核心介电层接触第一电路图案。核心介电层与图案化介电层具有不同的材料。天线图案电耦合到芯片封装。根据一些实施例，一种制造电子装置的方法包括至少以下步骤。提供具有两个导电层的核心介电层，所述两个导电层形成在核心介电层的两个相对表面上。移除所述两个导电层中的每一者的至少部分，以在核心介电层的所述两个相对表面处形成天线图案以及芯片封装的电路图案。根据一些实施例，一种制造电子装置的方法包括至少以下步骤。形成复合结构，其中所述复合结构包括核心介电层、第一导电层及第二导电层。核心介电层包括第一表面、与第一表面相对的第二表面以及对准标记。第一导电层形成在核心介电层的第一表面上且第二导电层形成在核心介电层的第二表面上。将第一导电层及第二导电层图案化以通过对准标记分别形成天线图案及电路图案。包封天线图案以形成天线封装。包封以阵列形式排列在电路图案上的多个半导体芯片以形成芯片封装，其中半导体芯片电耦合到电路图案及天线图案。将天线封装、芯片封装及设置在天线封装与芯片封装之间的核心介电层切割成多个电子装置。附图说明结合附图阅读以下详细说明，会最好地理解本公开的方面。注意到，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为论述清晰起见，可任意增大或减小各种特征的尺寸。图1A到图1K是根据本公开一些实施例的电子装置的制造方法中各个阶段的示意性剖视图。图2A是根据本公开一些实施例的核心介电层的外围区的示意性剖视图。图2B是根据本公开一些实施例的核心介电层的示意性俯视图。图3是根据本公开一些实施例的半导体芯片及导电元件的示意性俯视图。图4是根据本公开一些实施例的核心介电层、天线图案及芯片封装的电路图案的放大示意性剖视图。图5A到图5B是根据本公开一些实施例的电子装置的制造方法中各个阶段的示意性剖视图。图6A到图6C是根据本公开一些实施例的电子装置的制造方法中各个阶段的示意性剖视图。图7A到图7I是根据本公开一些实施例的电子装置的制造方法中各个阶段的示意性剖视图。图8A到图8E是根据本公开一些实施例的电子装置的制造方法中各个阶段的示意性剖视图。图9A到图9G是根据本公开一些实施例的电子装置的制造方法中各个阶段的示意性剖视图。图10A到图10C是根据本公开一些实施例的电子装置的制造方法中各个阶段的示意性剖视图。具体实施方式以下公开提供用于实施所提供主题的不同特征的许多不同实施例或实例。以下阐述组件、值、操作、材料、排列等的具体实例以简化本公开。当然，这些仅为实例且并非旨在进行限制。预期存在其他组件、值、操作、材料、排列等。举例来说，以下说明中将第一特征形成在第二特征“之上”或第二特征“上”可包括其中第一特征与第二特征被形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成有附加特征，从而使得所述第一特征与所述第二特征可不直接接触的实施例。另外，本公开可能在各种实例中重复使用参考编号和/或字母。这种重复使用是出于简单及清晰的目的，而不是自身表示所论述的各种实施例和/或配置之间的关系。另外，为易于说明，本文中可能使用例如“位于……下方(beneath)”、“位于……下面(below)”、“下部的(lower)”、“位于……上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的取向外还囊括装置在使用或操作中的不同取向。设备可具有其他取向(旋转90度或处于其他取向)，且本文中所使用的空间相对性描述语可同样相应地进行解释。另外，为易于说明，本文中可能使用例如“第一(first)”、“第二(second)”、“第三(third)”、“第四(fourth)”等用语来阐述图中所示的相似的元件或特征或者不同的元件或特征，且可依据呈现次序或说明的上下文而互换地使用。还可包括其他特征及工艺。举例来说，可包括测试结构以帮助对三维(three-dimensional，3D)封装或三维集成电路(three-dimensionalintegratedcircuit，3DIC)装置进行验证测试。所述测试结构可包括例如在重布线层中或衬底上形成的测试接垫(testpad)，以便能够对3D封装或3DIC进行测试、使用探针和/或探针卡(probecard)等。可对中间结构以及最终结构执行验证测试。另外，本文中所公开的结构及方法可与包含对已知良好管芯(knowngooddie)进行中间验证的测试方法论结合使用以提高良率并降低成本。图1A到图1K是根据本公开一些实施例的电子装置的制造方法中各个阶段的示意性剖视图，图2A是根据本公开一些实施例的核心介电层的外围区的示意性剖视图，图2B是根据本公开一些实施例的核心介电层的示意性俯视图，图3是根据本公开一些实施例的半导体芯片及导电元件的示意性俯视图，图4是根据本公开一些实施例的核心介电层、天线图案及芯片封装的电路图案的放大示意性剖视图。参照图1A、图2A及图2B，提供复合结构100。举例来说，复合结构100包括第一导电层110A、核心介电层110B及第二导电层110C。核心介电层110B可包括第一表面110B1、与第一表面110B1相对的第二表面110B2以及连接到第一表面110B1及第二表面110B2的侧壁110B3。第一导电层110A及第二导电层110C可分别形成在第一表面110B1及第二表面110B2上。在一些实施例中，核心介电层110B可用作信号传输介质。举例来说，核心介电层110B的特性在于具有低的散逸因数(dissipationfactor，Df)和/或低的介电常数(permittivity，Dk)性质。核心介电层110B可包含聚合物材料，例如聚四氟乙烯(polytetrafluoroethylene，PTFE)、聚氨酯(polyurethane)、多孔介电材料(poro本文档来自技高网...

【技术保护点】
1.一种电子装置，其特征在于，包括：/n芯片封装，包括：/n半导体芯片；/n绝缘包封体，包封所述半导体芯片；以及/n重布线结构，电耦合到所述半导体芯片且包括：/n第一电路图案，位在所述芯片封装的最外侧处；以及/n图案化介电层，设置在所述第一电路图案与所述绝缘包封体之间；以及/n核心介电层，设置在所述芯片封装上，接触所述重布线结构的所述第一电路图案，其中所述核心介电层与所述重布线结构的所述图案化介电层具有不同的材料；以及/n天线图案，设置在与所述芯片封装相对的所述核心介电层上且电耦合到所述芯片封装。/n

【技术特征摘要】
20180731 US 62/712,225;20190410 US 16/379,8191.一种电子装置，其特征在于，包括：
芯片封装，包括：
半导体芯片；
绝缘包封体，包封所述半导体芯片；以及
重布线结构，电耦合到所述半导体芯片且包括：<...

【专利技术属性】
技术研发人员：李佩璇，谢静华，黄见翎，邱于庭，郭瑞昌，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71