半导体装置及其制作工艺制造方法及图纸

本发明专利技术公开一种半导体装置及其制作工艺，该半导体装置包含基底、栅极结构、绝缘堆叠结构以及第一导电层。栅极结构设置在基底上，绝缘堆叠结构则部分覆盖在该栅极结构与该基底上，暴露出部分的栅极结构与部分的基底而定义出第一开口。第一导电层覆盖第一开口的表面并直接接触部分的基底与部分的栅极结构，其中，第一导电层包含设置在绝缘堆叠结构表面的两个外延翼部。

Semiconductor device and its manufacturing process

【技术实现步骤摘要】
半导体装置及其制作工艺
本专利技术涉及一种半导体装置及其制作工艺，尤其是涉及一种由前插塞(pre-plug)导电层构成部分内连接系统的半导体装置及其制作工艺。
技术介绍
半导体集成电路是现代化信息社会最重要的硬件基础之一，如何提高集成电路的集成度，让集成电路的布局面积能够更有效率地被运用，也成为现代半导体工业的研发重点。一般来说，功能复杂的集成电路是由一群具有基本功能的标准元件组合而成的。然而，由于各种元件需要的设置面积彼此差异，因此，将多种元件混合置放常会牺牲芯片珍贵的面积，并且增加布局设计与制作工艺的复杂度。因此，目前仍然需要一种可有效节省空间配置的布局设计。
技术实现思路
本专利技术之一目的在于提供一种半导体装置及其制作工艺，该半导体装置设置有前插塞(pre-plug)导电层构成初步的内连接系统，而能有效缩小装置整体布局，并且在布局缩小的前提下，在该导电层上设置结构更为优化的插塞，形成具有更佳元件可靠度的半导体装置。为达上述目的，本专利技术的另一实施例提供一种半导体装置，包含一基底、一栅极结构，一绝缘堆叠结构与一第一导电层。该栅极结构设置在该基底上，该绝缘堆叠结构部分覆盖在该栅极结构与该基底上，暴露出部分的栅极结构与部分的基底而定义出一第一开口。该第一导电层则覆盖该第一开口的表面并直接接触该等部分的基底与栅极结构，其中，该第一导电层包含设置在该绝缘堆叠结构表面的两个外延翼部。为达上述目的，本专利技术的另一实施例提供一种半导体装置的形成方法，包含以下步骤。首先，提供一基底，并且于该基底上形成一栅极结构。然后，共型地形成一绝缘堆叠结构，覆盖在该栅极结构与该基底上。接着，在该绝缘堆叠结构内形成一第一开口，暴露一部分的栅极结构与一部分的基底。之后，在该第一开口表面形成一第一导电层，直接接触该等部分的基底与栅极结构，其中，该第一导电层包含形成在该绝缘堆叠结构表面的两个外延翼部。整体来说，本专利技术的半导体装置因通过前插塞(pre-plug)导电层构成初步的内连接系统，而能有效缩小装置整体布局，而本专利技术的制作工艺则进一步改良布局缩小的半导体装置的插塞制作工艺，避免在布局缩小情况下对于插塞制作工艺的制作工艺宽裕度所造成过多的影响与限制。同时，本专利技术的制作工艺能形成结构更为优化的插塞，有利于形成具有更佳元件可靠度的半导体装置。附图说明图1至图7为本专利技术第一优选实施例中半导体装置的形成方法的步骤示意图，其中：图1为本专利技术半导体装置于形成方法之初的剖面示意图；图2为本专利技术半导体装置于形成绝缘层后的剖面示意图；图3为本专利技术半导体装置于形成绝缘堆叠结构后的剖面示意图；图4为本专利技术半导体装置于形成导电层后的剖面示意图；图5为本专利技术半导体装置于形成掩模层后的剖面示意图；图6为本专利技术半导体装置于进行另一图案化制作工艺后的剖面示意图；图7为本专利技术半导体装置于形成插塞后的剖面示意图。图8至图10为本专利技术第二优选实施例中半导体装置的形成方法的步骤示意图，其中：图8为本专利技术半导体装置于形成绝缘堆叠结构后的剖面示意图；图9为本专利技术半导体装置于形成导电层后的剖面示意图；图10为本专利技术半导体装置于形成插塞后的剖面示意图。图11为本专利技术另一优选实施例中半导体装置的立体示意图。图12为本专利技术另一优选实施例中半导体装置的剖面示意图。主要元件符号说明100基底102浅沟隔离110栅极结构111栅极介电层113栅极电极层115间隙壁117源极/漏极区130绝缘堆叠结构131绝缘层132、134、136、138开口133绝缘层150导电堆叠结构151、155导电层153、157材料层155a、155b、155c、155d外延翼部159介电层170掩模结构171牺牲层173抗反射层175图案化掩模190层间介电层210、230插塞T1、T2厚度具体实施方式为使熟悉本专利技术所属
的一般技术者能更进一步了解本专利技术，下文特列举本专利技术的数个优选实施例，并配合所附的附图，详细说明本专利技术的构成内容及所欲达成的功效。请参照图1至图7所示，其为本专利技术第一优选实施例中形成半导体装置的步骤示意图。首先，提供一基底100，其例如是一硅基底、外延硅(epitaxialsiliconsubstrate)或硅覆绝缘(silicononinsulation,SOI)基底，并且，在基底100上形成至少一个栅极结构110，例如是如图1所示相互平行并排的三个栅极结构110。其中，各栅极结构110之间较佳具有不同的间距(pitch)，而使一部分栅极结构110之间的间距较小(如图1左侧所示)，另一部分栅极结构110之间的间距则较大(如图1右侧所示)，但不以此为限，而可依据该半导体装置的实际布局进一步调整各栅极结构之间的排列与间距。在一实施例中，可选择先在基底100上形成一浅沟隔离(shallowtrenchisolation,STI)102，而于基底100上定义出多个主动区(activearea,未绘示)，各该主动区(有源区)可以是朝向一水平方向(未绘示)延伸的平面基底或是鳍状结构(finstructure,未绘示)，再于该平面基底或是该鳍状结构上形成横跨于其上的栅极结构110。各栅极结构110包含位于基底100上的一栅极介电层111、一栅极电极层113以及环绕栅极介电层111与栅极电极层113的一间隙壁115。其中，栅极电极层113可选择包含多晶硅(polysilicon)而使各栅极结构110作为一多晶硅栅极结构，或选择包含一金属材质而作为一金属栅极结构。此外，各栅极结构110两侧基底100内还形成有两源极/漏极区117，其中，位于基底100左侧的两栅极结构110因其间的间距较小，而可选择性共用形成于其间的源极/漏极区117，如图1所示。接着，在基底100上形成一绝缘堆叠结构130，绝缘堆叠结构130较佳具有一复合层结构，例如是至少包含如图2、图3所示依序形成的两膜层，但不以此为限。详细来说，在栅极结构110与其两侧的源极/漏极区117等元件形成后，即在基底100上依序形成绝缘层131、133，绝缘层131、133较佳是分别具有显著蚀刻选择比的不同材质。举例来说，在一实施例中，绝缘层131例如是包含氮化硅(SiN)或氮氧化硅(SiON)等绝缘材质，而可共型地覆盖在基底100与各栅极结构110上，而绝缘层133则例如是包含氧化硅(SiOx)或其他填洞能力较佳的绝缘材质，同样是共型地覆盖在绝缘层131上，如图2所示。需注意的是，基底100上因形成有栅极结构110而会呈现明显的高度差，同时，又因左侧所设置的栅极结构110间的间距较小、布局较紧密，更使得左侧的两栅极结构110与其间基底100之间的高宽比更为显著。在此情况下，当共型地形成绝缘层131本文档来自技高网...

【技术保护点】
1.一种半导体装置，其特征在于，包含：/n基底；/n栅极结构，设置在该基底上；/n绝缘堆叠结构，部分覆盖在该栅极结构与该基底上，暴露出部分的该栅极结构而定义出第一开口；以及/n第一导电层，覆盖该第一开口的表面并直接接触该部分的该栅极结构，其中，该第一导电层包含设置在该绝缘堆叠结构表面的两个外延翼部。/n

【技术特征摘要】
1.一种半导体装置，其特征在于，包含：
基底；
栅极结构，设置在该基底上；
绝缘堆叠结构，部分覆盖在该栅极结构与该基底上，暴露出部分的该栅极结构而定义出第一开口；以及
第一导电层，覆盖该第一开口的表面并直接接触该部分的该栅极结构，其中，该第一导电层包含设置在该绝缘堆叠结构表面的两个外延翼部。


2.依据权利要求1所述的半导体装置，其特征在于，该些外延翼部具有相同的高度且相互对称。


3.依据权利要求1所述的半导体装置，其特征在于，各该外延翼部分别自该第一开口内朝外且朝下延伸。


4.依据权利要求1所述的半导体装置，其特征在于，还包含：
介电层，仅覆盖在该第一导电层的该些外延翼部上；以及
插塞，设置于该第一开口内，使得该介电层夹设于该插塞与该些外延翼部之间。


5.依据权利要求4项述的半导体装置，其特征在于，该第一导电层的两侧与该介电层的两侧切齐。


6.依据权利要求4所述的半导体装置，其特征在于，还包含：
层间介电层，设置在该栅极结构上，该层间介电层覆盖该插塞、该介电层、该第一导电层与该绝缘堆叠结构的该表面上。


7.依据权利要求1所述的半导体装置，其特征在于，该绝缘堆叠结构包含依序堆叠于该基底上的第一绝缘层与第二绝缘层。


8.依据权利要求7所述的半导体装置，其特征在于，该第二绝缘层的厚度为该第一绝缘层的厚度的约5至8倍。


9.依据权利要求7所述的半导体装置，其特征在于，该第一绝缘层与该第二绝缘层包含不同材质。


10.依据权利要求1所述的半导体装置，其特征在于，该第一开口还暴露该栅极结构一侧的该基底。


11.依据权利要求10所述的半导体装置，其特征在于，该些外延翼部具有不同的高度且不互相对称。


12.依据权利要求10所述的半导体装置，其特征在于，该些外延翼部之一是自该第一开口朝外且朝下延伸，该些外延翼部之另一是自该第一开口朝外且朝上延伸。


13.依据权利要求1所述的半导体装置，其特征在于，还包含：
另一栅极结构，与该栅极结构相互平行地设置于该基底上，其中，该绝缘堆叠结构于该栅极结构与该另一栅极结构之间定义出一第二开口，暴露出该二栅极结构之间的该基底；以及
第二导电层，覆盖该第二开口的表面并直接接触所暴露出的该二栅极结构之间的该基底。<...

【专利技术属性】
技术研发人员：万文武，郑天翔，钟坤烜，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：中国台湾;71