半导体器件及其形成方法技术

一种半导体器件及其形成方法，方法包括：提供基底；形成栅极结构、源漏掺杂层和介质层，栅极结构位于基底上，源漏掺杂层位于栅极结构两侧的基底中，介质层位于基底、源漏掺杂层和栅极结构上；在栅极结构的整个顶部表面形成阻挡层，阻挡层被所述介质层覆盖；之后，在栅极结构两侧的介质层中分别形成第一通孔，第一通孔位于源漏掺杂层上；之后，在栅极结构上形成贯穿介质层的第二通孔，且第二通孔暴露出所述阻挡层；之后，对第一通孔底部的源漏掺杂层的表面进行非晶化离子注入；之后，去除第二通孔底部的阻挡层；之后，采用金属硅化工艺在源漏掺杂层的表面形成金属硅化物层。所述方法提高了半导体器件的性能。

【技术实现步骤摘要】
半导体器件及其形成方法
本专利技术涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。
技术介绍
MOS(金属-氧化物-半导体)晶体管，是现代集成电路中最重要的元件之一。MOS晶体管的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构，所述栅极结构包括：位于半导体衬底表面的栅介质层以及位于栅介质层表面的栅电极层；位于栅极结构两侧半导体衬底中的源漏掺杂区。MOS晶体管的工作原理是：在栅极结构施加电压，通过调节栅极结构底部沟道的电流来产生开关信号。然而，现有技术中MOS晶体管构成的半导体器件的性能仍有待提高。
技术实现思路
本专利技术解决的问题是提供一种半导体器件及其形成方法，以提高半导体器件的性能。为解决上述问题，本专利技术提供一种半导体器件的形成方法，包括：提供基底；形成栅极结构、源漏掺杂层和介质层，所述栅极结构位于基底上，源漏掺杂层位于栅极结构两侧的基底中，介质层位于基底、源漏掺杂层和栅极结构上；在栅极结构的整个顶部表面形成阻挡层，所述阻挡层被所述介质层覆盖；形成阻挡层后，在栅极结构两侧的介质层中分别形成第一通孔，第一通孔位于源漏掺杂层上；形成第一通孔后，在栅极结构上形成贯穿介质层的第二通孔，且第二通孔暴露出所述阻挡层；形成第二通孔和阻挡层后，对第一通孔底部的源漏掺杂层的表面进行非晶化离子注入；进行所述非晶化离子注入后，去除第二通孔底部的阻挡层；去除第二通孔底部的阻挡层后，采用金属硅化工艺在源漏掺杂层的表面形成金属硅化物层。可选的，所述阻挡层的材料和介质层的材料不同；所述阻挡层的材料包括SiN、SiOCN、SiBCN或SiCN。可选的，所述阻挡层的厚度为3纳米～5纳米。可选的，所述介质层包括第一层间介质层和第二层间介质层；形成所述栅极结构、源漏掺杂层和介质层的方法包括：在所述基底上形成伪栅极结构；在伪栅极结构两侧的基底中分别形成源漏掺杂层；在基底、伪栅极结构和源漏掺杂层上形成第一层间介质层，第一层间介质层覆盖伪栅极结构的侧壁且暴露出伪栅极结构的顶部表面；形成第一层间介质层后，去除伪栅极结构，在第一层间介质层中形成栅开口；在所述栅开口中形成栅极结构；在栅极结构和第一层间介质层上形成第二层间介质层；在形成第二层间介质层之前形成所述阻挡层，所述第二层间介质层还位于阻挡层上。可选的，所述栅极结构的顶部表面和第一层间介质层的顶部表面齐平；所述阻挡层位于第一层间介质层和所述栅极结构的顶部表面；所述第一通孔还贯穿源漏掺杂层上的阻挡层；形成所述阻挡层的工艺为沉积工艺。可选的，所述栅极结构的顶部表面低于第一层间介质层的顶部表面；所述阻挡层仅位于栅极结构的顶部表面；形成所述栅极结构之后，在所述栅开口中形成阻挡层。可选的，形成所述阻挡层的方法包括：在所述栅开口中以及第一层间介质层上形成阻挡材料层；平坦化所述阻挡材料层直至暴露出第一层间介质层的表面，形成所述阻挡层。可选的，所述非晶化离子注入所注入的离子包括锗离子。可选的，所述金属硅化工艺的步骤包括：在第一通孔底部的源漏掺杂层表面形成金属层；形成金属层后，进行退火处理，使所述金属层和源漏掺杂层表面的材料反应而形成所述金属硅化物层。可选的，所述金属层的材料为Ti、Ni或Co。可选的，所述金属层的材料为Ti，所述退火处理的温度为750摄氏度～850摄氏度，退火时间为0.25毫秒～0.4毫秒。可选的，所述金属层还位于第一通孔的侧壁、第二通孔的侧壁和底部；所述半导体器件的形成方法还包括：形成所述金属层后，且在进行所述退火处理之前，在第一通孔的侧壁和底部、以及第二通孔的侧壁和底部形成第一保护层，第一保护层位于所述金属层的表面。可选的，所述第一保护层的材料包括TiN或TaN。可选的，还包括：在形成栅极结构、源漏掺杂层和介质层的过程中，形成第二保护层，所述第二保护层位于源漏掺杂层的表面，所述介质层还覆盖所述第二保护层；形成第一通孔后，且在进行所述金属硅化工艺之前，所述第一通孔的底部暴露出所述第二保护层；以所述第二保护层为保护进行所述非晶化离子注入；在去除第二通孔底部的阻挡层的过程中去除第一通孔的底部的第二保护层。可选的，所述第二保护层的材料为SiN、SiOCN、SiBCN或SiCN；所述第二保护层的厚度为3纳米～5纳米。本专利技术还提供一种采用上述任意一项方法形成的半导体器件。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术技术方案提供的半导体器件的形成方法中，所述非晶化离子注入使源漏掺杂层表面材料呈非晶态，这样利于降低金属硅化工艺中的退火温度和退火时间。所述非晶化离子注入选择在形成第二通孔之后进行，这样使得非晶化离子注入的步骤和金属硅化工艺步骤之间的间隔步骤较少，降低对源漏掺杂层表面材料的非晶状态的影响。在进行非晶化离子注入的过程中，所述栅极结构的顶部表面具有阻挡层，阻挡层阻挡非晶化离子注入将离子注入栅极结构中，因此避免造成半导体器件不可预知的电学性能的波动，如阈值电压的波动；其次，非晶化离子注入的工艺不会将栅极结构的顶部表面的金属原子溅射出来，从而避免污染非晶化离子注入的腔室。综上，提高了半导体器件的形成。进一步，所述非晶化离子注入采用的离子为Ge离子，Ge离子即不属于N型离子，也不属于P型离子，因此所述Ge离子对源漏掺杂层的电学性能影响较小。进一步，所述非晶化离子注入的工艺通过第二保护层将离子注入到源漏掺杂层的表面，使得源漏掺杂层的表面材料非晶化。所述离子通过第二保护层后散射进入源漏掺杂层，避免离子穿过源漏掺杂层的晶格间隙，利于对源漏掺杂层的表面材料进行非晶化。附图说明图1至图4是一种半导体器件形成过程的结构示意图；图5至图15是本专利技术一实施例中半导体器件形成过程的结构示意图。具体实施方式正如
技术介绍
所述，现有技术形成的半导体器件的性能较差。图1至图4是一种半导体器件形成过程的结构示意图。参考图1，提供半导体衬底100；形成栅极结构110、源漏掺杂层120和介质层140，所述栅极结构110位于半导体衬底100上，所述源漏掺杂层120分别位于栅极结构110两侧的半导体衬底100中，所述介质层140覆盖栅极结构110和半导体衬底100。参考图2，在栅极结构110两侧的介质层140中分别形成第一通孔141；形成第一通孔141后，在栅极结构110上的介质层140中形成第二通孔142，第二通孔142暴露出栅极结构110的顶部表面。随着半导体器件的特征尺寸的不断减小，受到光刻极限的限制，难以同时对源漏掺杂层120上的介质层140和栅极结构110上的介质层140进行图形化，因此需要分别形成第一通孔141和第二通孔142。参考图3，形成第二通孔142后，对第一通孔141底部的源漏掺杂层120表面进行非晶化离子注入。参考图4，进行所述非晶化离子注入后，采用金属硅化工艺在源漏掺杂层120的表面形成金属硅化物层150，金属硅化工艺的步骤包括：在源漏掺杂层的表面本文档来自技高网...

【技术保护点】
1.一种半导体器件的形成方法，其特征在于，包括：/n提供基底；/n形成栅极结构、源漏掺杂层和介质层，所述栅极结构位于基底上，源漏掺杂层位于栅极结构两侧的基底中，介质层位于基底、源漏掺杂层和栅极结构上；/n在栅极结构的整个顶部表面形成阻挡层，所述阻挡层被所述介质层覆盖；/n形成阻挡层后，在栅极结构两侧的介质层中分别形成第一通孔，第一通孔位于源漏掺杂层上；/n形成第一通孔后，在栅极结构上形成贯穿介质层的第二通孔，且第二通孔暴露出所述阻挡层；/n形成第二通孔和阻挡层后，对第一通孔底部的源漏掺杂层的表面进行非晶化离子注入；/n进行所述非晶化离子注入后，去除第二通孔底部的阻挡层；/n去除第二通孔底部的阻挡层后，采用金属硅化工艺在源漏掺杂层的表面形成金属硅化物层。/n

【技术特征摘要】
1.一种半导体器件的形成方法，其特征在于，包括：
提供基底；
形成栅极结构、源漏掺杂层和介质层，所述栅极结构位于基底上，源漏掺杂层位于栅极结构两侧的基底中，介质层位于基底、源漏掺杂层和栅极结构上；
在栅极结构的整个顶部表面形成阻挡层，所述阻挡层被所述介质层覆盖；
形成阻挡层后，在栅极结构两侧的介质层中分别形成第一通孔，第一通孔位于源漏掺杂层上；
形成第一通孔后，在栅极结构上形成贯穿介质层的第二通孔，且第二通孔暴露出所述阻挡层；
形成第二通孔和阻挡层后，对第一通孔底部的源漏掺杂层的表面进行非晶化离子注入；
进行所述非晶化离子注入后，去除第二通孔底部的阻挡层；
去除第二通孔底部的阻挡层后，采用金属硅化工艺在源漏掺杂层的表面形成金属硅化物层。


2.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述阻挡层的材料和介质层的材料不同；所述阻挡层的材料包括SiN、SiOCN、SiBCN或SiCN。


3.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述阻挡层的厚度为3纳米～5纳米。


4.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述介质层包括第一层间介质层和第二层间介质层；形成所述栅极结构、源漏掺杂层和介质层的方法包括：在所述基底上形成伪栅极结构；在伪栅极结构两侧的基底中分别形成源漏掺杂层；在基底、伪栅极结构和源漏掺杂层上形成第一层间介质层，第一层间介质层覆盖伪栅极结构的侧壁且暴露出伪栅极结构的顶部表面；形成第一层间介质层后，去除伪栅极结构，在第一层间介质层中形成栅开口；在所述栅开口中形成栅极结构；在栅极结构和第一层间介质层上形成第二层间介质层；在形成第二层间介质层之前形成所述阻挡层，所述第二层间介质层还位于阻挡层上。


5.根据权利要求4所述的半导体器件的形成方法，其特征在于，所述栅极结构的顶部表面和第一层间介质层的顶部表面齐平；所述阻挡层位于第一层间介质层和所述栅极结构的顶部表面；所述第一通孔还贯穿源漏掺杂层上的阻挡层；形成所述阻挡层的工艺为沉积工艺。


6.根据权利要求4所述的半导体器件的形成方法，其特征在于，所述栅极结构的顶部表面低于第一层间介质层的顶部表面；所述阻挡层仅位于栅极结构的顶部表面；形成所述栅极结构之后，在所述栅开口中形...

【专利技术属性】
技术研发人员：陆毅，肖长永，林艺辉，张琴，王华，呼翔，朱小娜，江滢，
申请(专利权)人：中芯国际集成电路制造北京有限公司，中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：北京;11