半导体器件及其形成方法技术

一种半导体器件的形成方法：提供半导体衬底，所述半导体衬底上具有伪栅极结构，所述伪栅极结构包括伪栅介质层和位于伪栅介质层上的伪栅电极层，所述伪栅极结构两侧的衬底内具有源区和漏区；在所述半导体衬底、源区和漏区上形成层间介质层，且所述层间介质层覆盖所述伪栅极结构的侧壁；去除所述伪栅电极层，直至暴露出伪栅介质层的顶部表面，在所述层间介质层内形成开口，所述开口包括第一区，所述第一区与漏区相邻；在所述开口的侧壁和伪栅介质层表面形成栅介质层；形成所述栅介质层之后，对所述第一区栅介质层进行第一离子注入，所述改善离子用于填补所述栅介质层的缺陷和原子间隙。所述方法形成的半导体器件的可靠性较好。

Semiconductor device and its forming method

【技术实现步骤摘要】
半导体器件及其形成方法
本专利技术涉及半导体制造领域，尤其是涉及一种半导体结构及其形成方法。
技术介绍
MOS(金属-氧化物-半导体)晶体管，是现代集成电路中最重要的元件之一，MOS晶体管的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构，所述栅极结构包括：位于半导体衬底表面的栅介质层以及位于栅介质层表面的栅电极层；位于栅极结构两侧半导体衬底中的源漏掺杂区。随着集成电路工艺的不断发展，MOS器件尺寸随之缩小，沟道中横向电场增大，引起大量热载流子的增加，导致热载流子进入栅介质层的可能性增加，栅介质层容易发生热击穿，从而使器件的可靠性降低。现有技术中场效应晶体管构成的半导体器件的性能有待提高。
技术实现思路
本专利技术解决的技术问题是提供一种半导体器件的形成方法，改善半导体器件的可靠性。为解决上述技术问题，本专利技术实施例提供一种半导体器件的形成方法，包括：提供半导体衬底，所述半导体衬底上具有伪栅极结构，所述伪栅极结构包括伪栅介质层和位于伪栅介质层上的伪栅电极层，所述伪栅极结构两侧的衬底内具有源区和漏区；在所述半导体衬底、源区和漏区上形成层间介质层，且所述层间介质层覆盖所述伪栅极结构的侧壁；去除所述伪栅电极层，直至暴露出伪栅介质层的顶部表面，在所述层间介质层内形成开口，所述开口包括第一区，所述第一区与漏区相邻；在所述开口的侧壁和伪栅介质层表面形成栅介质层；形成所述栅介质层之后，对所述第一区栅介质层注入改善离子，所述改善离子用于填补所述栅介质层内的缺陷和原子间隙。<br>可选的，所述改善离子包括氟离子或者氮离子的一种或者两种组合。可选的，所述注入离子包括氟离子时，注入剂量为5e14原子数/平方厘米～2e15原子数/平方厘米，注入能量为1千电子伏～4千电子伏。可选的，所述注入离子包括氮离子时，注入剂量为5e14原子数/平方厘米～2e15原子数/平方厘米，注入能量为1千电子伏～4千电子伏。可选的，对所述第一区栅介质层注入改善离子的注入角度为15度～35度，旋转角度为90度，旋转次数为1次。可选的，所述伪栅介质层的材料包括氧化硅；伪栅介质层的厚度为5埃～20埃。可选的，所述栅介质层的材料包括：La2O3、HfSiON、HfAlO2、ZrO2、Al2O3或HfSiO；所述栅介质层的厚度为10埃～40埃。可选的，在形成所述栅介质层之后，在所述离子注入之前，还包括：在所述栅介质层表面形成保护层。可选的，在所述离子注入之后，还包括：在所述栅介质层表面形成保护层。可选的，所述保护层的材料包括TiN。可选的，在所述离子注入之后，还包括：在所述开口内填充满金属材料以形成金属栅。可选的，在形成所述保护层之后，还包括：在所述伪栅开口内填充满金属材料以形成金属栅。可选的，改善离子还被注入于开口第一区的伪栅介质层内。本专利技术还提供一种半导体器件，包括：半导体衬底；位于所述半导体衬底上的层间介质层，所述层间介质层内具有开口，所述开口底部暴露出位于半导体衬底表面的伪栅介质层，所述开口包括第一区，所述第一区与漏区相邻；位于开口两侧的半导体衬底内的源区和漏区；位于开口侧壁和伪栅介质层表面的栅介质层，所述第一区的栅介质层内具有改善离子，所述改善离子填补所述栅介质层内的缺陷和原子间隙。可选的，所述伪栅介质层的材料包括氧化硅；伪栅介质层的厚度为5埃～20埃。可选的，所述栅介质层的材料包括：La2O3、HfSiON、HfAlO2、ZrO2、Al2O3或HfSiO；所述栅介质层的厚度为10埃～40埃。可选的，所述改善离子包括氟离子或者氮离子的一种或者两种组合。可选的，所述开口内还具有位于栅介质层上的金属栅，且所述金属栅填充满所述开口。可选的，所述伪栅介质层上还具有位于栅介质层和金属栅之间的保护层。与现有技术相比，本专利技术实施例的技术方案具有以下有益效果：本专利技术技术方案提供一种半导体器件的形成方法中，去除所述伪栅电极层，直至暴露出伪栅介质层的顶部表面，在所述层间介质层内形成开口，所述开口包括第一区，所述第一区与漏区相邻；在所述开口的侧壁和伪栅介质层表面形成栅介质层；形成所述栅介质层之后，对开口第一区的栅介质层注入改善离子，所述改善离子用于填补所述栅介质层的缺陷和原子间隙。所述对开口第一区的栅介质层注入改善离子，一方面，改善离子能够替代原先与栅介质层和伪栅介质层形成较弱价键的离子，从而使栅介质层和伪栅介质层中形成的价键更牢固，使栅介质层和伪栅介质层的抗击穿性能提高，使半导体器件的可靠性得到改善。另一方面，所述注入改善离子，只对开口第一区进行离子注入，能够在保证改善界面层可靠性的同时，减小离子注入的范围，尽可能降低离子注入本身引入的问题，使半导体器件的可靠性得到改善。进一步，所述氮离子能够改善栅介质层和伪栅介质层的有效氧化层厚度，即能够使界面层在电学性能方面具有较好的氧化层电学厚度，从而抗击穿性能得到提高，使半导体器件的可靠性得到改善。进一步，形成的所述保护层，一方面，能够对伪栅介质层和栅介质层起到一定的保护作用，避免离子注入工艺对栅介质层表面造成损伤，另一方面，能够使注入的离子在伪栅介质层和栅介质层内分布均匀，进而改善界面层，从而能够使半导体器件的可靠性得到改善。附图说明图1至图8是本专利技术一实施例的半导体器件的形成方法的各步骤的结构示意图。具体实施方式如
技术介绍
所述，现有技术形成的半导体器件的性能有待提高。一种半导体器件的形成方法，包括：提供半导体衬底，所述半导体衬底上具有伪栅极结构，所述伪栅极结构包括伪栅介质层和位于伪栅介质层上的伪栅电极层，所述伪栅极结构两侧的衬底上具有源漏掺杂区，所述源漏掺杂区和伪栅极结构上具有层间介质层；去除所述伪栅电极层，直至暴露出伪栅介质层的顶部表面，在所述层间介质层内形成开口；在所述开口的侧壁和伪栅介质层表面形成栅介质层；形成所述栅介质层之后，对所述开口进行离子注入。上述方法中，通过所述离子注入工艺，能够替代原先与栅介质层和伪栅介质层形成较弱价键的离子，从而使栅介质层和伪栅介质层中形成的价键更牢固，从而改善界面层的品质，提高了器件的抗电压性，从而使半导体器件的可靠性得到改善。然而，采用上述方法制备的半导体器件的可靠性仍较差，原因在于：对开口进行离子注入，离子注入工艺本身对开口的侧壁和栅介质层的表面造成一定损伤，同时对栅介质层和伪栅介质层中造成大量晶格损伤，因此在离子注入剂量和能量一定情况下，较大范围的离子注入，离子注入工艺造成的损伤范围也较大。当漏端偏压较大时，漏端电场较大，依旧容易引起大量热载流子的增加，导致热载流子进入栅介质层和伪栅介质层的可能性增加，界面层容易发生热击穿，从而使半导体器件的可靠性降低。为了解决所述技术问题，本专利技术提供一种半导体器件的形成方法，对开口第一区注入改善离子，从而保证改善界面层可靠性的同时，尽可能减少离子注入工艺本身造成的损伤，从而使半导体器件的可靠性得到改善本文档来自技高网...

【技术保护点】
1.一种半导体器件的形成方法，其特征在于，包括：/n提供半导体衬底，所述半导体衬底上具有伪栅极结构，所述伪栅极结构包括伪栅介质层和位于伪栅介质层上的伪栅电极层，所述伪栅极结构两侧的衬底内具有源区和漏区；/n在所述半导体衬底、源区和漏区上形成层间介质层，且所述层间介质层覆盖所述伪栅极结构的侧壁；/n去除所述伪栅电极层，直至暴露出伪栅介质层的顶部表面，在所述层间介质层内形成开口，所述开口包括第一区，所述第一区与漏区相邻；/n在所述开口的侧壁和伪栅介质层表面形成栅介质层；/n形成所述栅介质层之后，对所述第一区栅介质层注入改善离子，所述改善离子用于填补所述栅介质层内的缺陷和原子间隙。/n

【技术特征摘要】
1.一种半导体器件的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底上具有伪栅极结构，所述伪栅极结构包括伪栅介质层和位于伪栅介质层上的伪栅电极层，所述伪栅极结构两侧的衬底内具有源区和漏区；
在所述半导体衬底、源区和漏区上形成层间介质层，且所述层间介质层覆盖所述伪栅极结构的侧壁；
去除所述伪栅电极层，直至暴露出伪栅介质层的顶部表面，在所述层间介质层内形成开口，所述开口包括第一区，所述第一区与漏区相邻；
在所述开口的侧壁和伪栅介质层表面形成栅介质层；
形成所述栅介质层之后，对所述第一区栅介质层注入改善离子，所述改善离子用于填补所述栅介质层内的缺陷和原子间隙。


2.如权利要求1所述的半导体器件的形成方法，其特征在于，所述改善离子包括氟离子或者氮离子的一种或者两种组合。


3.如权利要求2所述的半导体器件的形成方法，其特征在于，所述注入离子包括氟离子时，注入剂量为5e14原子数/平方厘米～2e15原子数/平方厘米，注入能量为1千电子伏～4千电子伏。


4.如权利要求2所述的半导体器件的形成方法，其特征在于，所述注入离子包括氮离子时，注入剂量为5e14原子数/平方厘米～2e15原子数/平方厘米，注入能量为1千电子伏～4千电子伏。


5.如权利要求1所述的半导体器件的形成方法，其特征在于，对所述第一区栅介质层注入改善离子的注入角度为15度～35度，旋转角度为90度，旋转次数为1次。


6.如权利要求1所述的半导体器件的形成方法，其特征在于，所述伪栅介质层的材料包括氧化硅；伪栅介质层的厚度为5埃～20埃。


7.如权利要求1所述的半导体器件的形成方法，其特征在于，所述栅介质层的材料包括：La2O3、HfSiON、HfAlO2、ZrO2、Al2O3或HfSiO；所述栅介质层的厚度为10埃～40埃。


8.如权利要求1所述的半导体器件的形成方法，其特征在于，在形成所述栅介质层之后，在所述离子注入之前，还包括：在所述栅介质层表面形成保护层。

【专利技术属性】
技术研发人员：赵猛，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海;31