制造半导体装置的方法制造方法及图纸

提供了一种制造半导体装置的方法。所述方法可以包括在基底的核心‑外围区域上形成栅极结构。基底还可以包括单元区域。所述方法还可以包括在栅极结构的侧壁上形成栅极间隔件；通过执行第一离子注入工艺在基底的核心‑外围区域中形成与栅极间隔件相邻的第一杂质区域；去除栅极间隔件；通过执行第二离子注入工艺在基底的核心‑外围区域中并且在栅极结构和第一杂质区域之间形成第二杂质区域；在栅极结构、第一杂质区域的上表面和第二杂质区域的上表面上形成应力膜；通过由于执行退火工艺使第一杂质区域和第二杂质区域结晶来形成再结晶区域。

【技术实现步骤摘要】
制造半导体装置的方法本申请要求于2018年6月15日在韩国知识产权局提交的第10-2018-0068798号韩国专利申请的优先权，该韩国专利申请的公开内容通过引用而全部包含于此。
本公开总体上涉及电子学领域，更具体地，涉及一种制造半导体装置的方法。
技术介绍
集成电路装置可以在其中包括数百万或数十亿个晶体管。晶体管可以作为开关操作以允许电荷载流子(例如，电子)在导通时流动并且防止电荷载流子在截止时流动。晶体管的性能会受电荷载流子迁移率的影响。电荷载流子迁移率是表示电荷载流子随着电场的存在而移动的速度的标准。如果电荷载流子迁移率增大，则可以为晶体管的较高开关速度提供固定电压，或者可以对相同的开关速度施加较低的电压。
技术实现思路
根据本专利技术构思的一些实施例的制造半导体装置的方法可以通过对位于存储器装置(例如，动态随机存取存储器(DRAM))的核心-外围区域中的晶体管应用应力记忆技术(SMT)来增强性能。根据本专利技术构思的一些实施例的制造半导体装置的方法可以通过由于在去除栅极间隔件之后执行额外的离子注入工艺减小沟道区的宽度来增强性能。根据本专利技术构思的一些实施例，制造半导体装置的方法可以包括：在基底的核心-外围区域上形成栅极结构。基底还可以包括单元区域。所述方法还可以包括在栅极结构的侧壁上形成栅极间隔件；通过执行第一离子注入工艺在基底的核心-外围区域中形成与栅极间隔件相邻的第一杂质区域；去除栅极间隔件；通过执行第二离子注入工艺在基底的核心-外围区域中并且在栅极结构和第一杂质区域之间形成第二杂质区域；在栅极结构、第一杂质区域的上表面和第二杂质区域的上表面上形成应力膜；通过由于执行退火工艺使第一杂质区域和第二杂质区域结晶来形成再结晶区域。根据本专利技术构思的一些实施例，制造半导体装置的方法可以包括在基底的核心-外围区域上形成栅极结构。基底还可以包括单元区域。所述方法还可以包括在栅极结构的相对侧壁上形成栅极间隔件；通过执行第一离子注入工艺在基底的核心-外围区域中形成第一杂质区域。每个第一杂质区域可以相邻于栅极间隔件中的相应的栅极间隔件，第一杂质区域可以限定位于基底的核心-外围区域中且位于第一杂质区域之间的第一沟道区，第一沟道区可以具有第一宽度。方法还可以包括：去除栅极间隔件；通过执行第二离子注入工艺在基底的核心-外围区域中形成第二杂质区域；在栅极结构、第一杂质区域的上表面和第二杂质区域的上表面上形成应力膜；通过由于执行退火工艺使第一杂质区域和第二杂质区域结晶来形成再结晶区域。每个第二杂质区域可以相邻于栅极结构的相对侧壁中的相应侧壁，第二杂质区域可以限定位于基底的核心-外围区域中且位于第二杂质区域之间的第二沟道区，第二沟道区可以具有比第一宽度窄的第二宽度。根据本专利技术构思的一些实施例，制造半导体装置的方法可以包括：在基底的核心-外围区域上形成第一栅极结构和第二栅极结构。第一栅极结构和第二栅极结构可以在第一方向上彼此间隔开，基底还可以包括单元区域。所述方法还可以包括：在第一栅极结构的侧壁上形成第一栅极间隔件，并且在第二栅极结构的侧壁上形成第二栅极间隔件；通过执行第一离子注入工艺在基底的核心-外围区域中并且在第一栅极间隔件和第二栅极间隔件之间形成第一杂质区域；去除第一栅极间隔件和第二栅极间隔件；通过执行第二离子注入工艺在基底的核心-外围区域的第一部分和第二部分中形成第二杂质区域。基底的核心-外围区域的第一部分位于第一栅极结构和第一杂质区域之间，基底的核心-外围区域的第二部分位于第二栅极结构和第一杂质区域之间。所述方法还可以包括在第一栅极结构、第二栅极结构、第一杂质区域的上表面和第二杂质区域的上表面上形成应力膜；通过由于执行退火工艺使第一杂质区域和第二杂质区域结晶来形成再结晶区域。本专利技术构思旨在解决的目的不限于上述目的，并且基于下面提供的描述，本领域技术人员可以清楚地理解上面未提及的其它目的。附图说明通过参照附图详细地描述本专利技术构思的示例实施例，对于本领域技术人员来说，本专利技术构思的以上和其它对象、特征和优点将变得更加清楚，在附图中：图1是通过根据本专利技术构思的一些实施例的方法制造的半导体装置的布图；图2是沿图1的线A-A和B-B截取的剖视图；图3至图13是示出根据本专利技术构思的一些实施例的制造半导体装置的方法的剖视图；图14是示出根据本专利技术构思的一些实施例的制造半导体装置的方法的剖视图；图15至图17是示出根据本专利技术构思的一些实施例的制造半导体装置的方法的剖视图；图18和图19是示出根据本专利技术构思的一些实施例的制造半导体装置的方法的剖视图。具体实施方式在下文中，参照图1和图2，将描述通过根据本专利技术构思的一些实施例的方法制造的半导体装置。图1是通过根据本专利技术构思的一些实施例的方法制造的半导体装置的布图。图2是沿图1的线A-A和B-B截取的剖视图。参照图1和图2，通过根据一些实施例的方法制造的半导体装置包括单元区域和核心-外围区域。在一些实施例中，核心-外围区域可以位于单元区域的边缘，如图1中所示。本专利技术构思涉及一种存储器元件，存储器元件包括DRAM装置、闪存装置和PRAM装置中的任何一种。在一个实施例中，例如DRAM装置、闪存装置和PRAM装置的存储器元件可以位于单元区域上。在下文中，将描述DRAM作为示例。然而，本专利技术构思不限于此。基底100包括形成有单元区域的第一区域R1，以及形成有核心-外围区域的第二区域R2。基底100可以是基体基底和外延层彼此堆叠的结构，但是本专利技术构思不限于此。在一些实施例中，基底100可以是硅基底、砷化镓基底、硅锗基底、陶瓷基底、石英基底、用于显示的玻璃基底以及绝缘体上半导体(SOI)基底中的任何一种。在下文中，将描述硅基底作为示例。基底100可以具有第一导电类型(例如，P型导电性)，但是本专利技术构思不限于此。单元区域包括单元有效区域10、元件隔离区域11、沟槽20、栅电极21、覆盖图案22、栅极绝缘膜23、第一源区/漏区30a、第二源区/漏区30b、层间绝缘膜40、第一接触插塞50、位线60和第二接触插塞70。位线60和用作字线的栅电极21可以布置在基底100上。具体地，单元有效区域10和元件隔离区域11可以形成在基底100上。在这种情况下，两个晶体管可以形成在单个单元有效区域10中。两个晶体管可以包括形成为与单元有效区域10交叉的两个栅电极21、形成在单元有效区域10中且在两个栅电极21之间的第一源区/漏区30a以及形成在栅电极21和元件隔离区域11之间的第二源区/漏区30b。在一些实施例中，两个晶体管共用第一源区/漏区30a并且不共用第二源区/漏区30b，如图2中所示。在一些实施例中，栅极绝缘膜23可以沿形成在基底100中的沟槽20的侧壁和底表面形成。栅极绝缘膜23可以包括例如氧化硅或具有比氧化硅高的介电常数的高k介电材料。在一些实施例中，栅电极21可以不完全填充沟槽20并且可以填充沟槽20的一部分(例如，下部本文档来自技高网...

【技术保护点】
1.一种制造半导体装置的方法，所述方法包括：/n在基底的核心-外围区域上形成栅极结构，其中，基底还包括单元区域；/n在栅极结构的侧壁上形成栅极间隔件；/n通过执行第一离子注入工艺在基底的核心-外围区域中形成与栅极间隔件相邻的第一杂质区域；/n去除栅极间隔件；/n通过执行第二离子注入工艺在基底的核心-外围区域中并且在栅极结构和第一杂质区域之间形成第二杂质区域；/n在栅极结构、第一杂质区域的上表面和第二杂质区域的上表面上形成应力膜；/n通过由于执行退火工艺使第一杂质区域和第二杂质区域结晶来形成再结晶区域。/n

【技术特征摘要】
20180615 KR 10-2018-00687981.一种制造半导体装置的方法，所述方法包括：
在基底的核心-外围区域上形成栅极结构，其中，基底还包括单元区域；
在栅极结构的侧壁上形成栅极间隔件；
通过执行第一离子注入工艺在基底的核心-外围区域中形成与栅极间隔件相邻的第一杂质区域；
去除栅极间隔件；
通过执行第二离子注入工艺在基底的核心-外围区域中并且在栅极结构和第一杂质区域之间形成第二杂质区域；
在栅极结构、第一杂质区域的上表面和第二杂质区域的上表面上形成应力膜；
通过由于执行退火工艺使第一杂质区域和第二杂质区域结晶来形成再结晶区域。


2.根据权利要求1所述的方法，所述方法还包括：
在形成再结晶区域之后去除应力膜；
在再结晶区域的上表面和栅极结构上形成蚀刻停止膜；
在蚀刻停止膜上形成层间绝缘膜；
在再结晶区域上形成接触件，其中，接触件延伸穿过层间绝缘膜和蚀刻停止膜。


3.根据权利要求1所述的方法，所述方法还包括：
在形成再结晶区域之后在应力膜上形成层间绝缘膜；
在再结晶区域上形成接触件，其中，接触件延伸穿过层间绝缘膜和应力膜。


4.根据权利要求1所述的方法，所述方法还包括：
在栅极结构、第一杂质区域的上表面和第二杂质区域的上表面上形成栅极结构绝缘膜；
在栅极结构绝缘膜上形成应力膜。


5.根据权利要求1所述的方法，其中，形成栅极结构的步骤包括：
在基底的核心-外围区域中形成堆叠结构；
通过对堆叠结构进行蚀刻来形成栅极堆叠件。


6.根据权利要求5所述的方法，其中，形成堆叠结构的步骤包括：
在基底的核心-外围区域上形成栅极绝缘膜；
在栅极绝缘膜上形成第一导电膜；
在第一导电膜上形成第二导电膜；
在第二导电膜上形成第三导电膜，第三导电膜包括钨；
在第三导电膜上形成覆盖膜。


7.根据权利要求5所述的方法，其中，形成栅极结构的步骤还包括：在栅极堆叠件的上表面和侧壁上形成栅极堆叠绝缘膜。


8.根据权利要求7所述的方法，其中，栅极堆叠绝缘膜包括氮化硅，栅极间隔件包括氧化硅。


9.根据权利要求1所述的方法，其中，从第一杂质区域的上表面至第一杂质区域的下表面的第一深度等于从第二杂质区域的上表面至第二杂质区域的下表面的第二深度。


10.根据权利要求1所述的方法，其中，再结晶区域包括从再结晶区域的下部分延伸的堆垛层错，并且再结晶区域的所述下部分相邻于栅极结构，其中，堆垛层错相对于再结晶区域的下表面形成锐角。


11.一种制造半导体装置的方法，所述方法包括：
在基底的核心-外围区域上形成栅极结构，其中，基底还包括单元区域；
在栅极结构的相对侧壁上形成栅极间隔件；
通过执行第一离子注入工艺在基底的核心-外围区域中形成第一杂质区域，其中，每个第一杂质区域相邻于栅极间隔件中的相应的栅极间隔件，其中，第一杂质区域限定位于基底的核心-外围区域中且位于第一杂质区域之间的第一沟道区，其中，第一沟道区具有第一宽度；
去除栅极间隔件；
通过执行第二离子注入工艺在基底的核心-外围区域中形成第二杂质区域，其中，每个第二杂质区域相邻于栅极结构...

【专利技术属性】
技术研发人员：郑会晟，姜太星，申东石，李公洙，李准原，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR