半导体器件及其形成方法技术

一种半导体器件及其形成方法，包括：提供包括逻辑区和外围区的半导体衬底；在半导体衬底上形成初始鳍部和隔离结构，初始鳍部包括若干沿半导体衬底表面法线方向重叠的第一鳍部层和位于相邻第一鳍部层之间的第二鳍部层，隔离结构覆盖部分初始鳍部侧壁；在外围区初始鳍部侧壁形成保护层；去除外围区初始鳍部形成凹槽，凹槽底部表面低于隔离结构顶部表面；在凹槽内形成单一材料的修正鳍部；去除保护层；形成横跨初始鳍部的第一栅极结构，第一栅极结构包括第一栅介质层，第一栅极结构环绕逻辑区的第一鳍部层；形成横跨修正鳍部的第二栅极结构，第二栅极结构包括第二栅介质层，第二栅介质层厚度大于第一栅介质层厚度。所述方法提高了半导体器件的性能。

Semiconductor device and its forming method

【技术实现步骤摘要】
半导体器件及其形成方法
本专利技术涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。
技术介绍
随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展。在目前的半导体产业中，集成电路产品主要可分为三大类型：逻辑、存储器和模拟电路，为实现高级程度和更为广泛的应用，需要将不同功能的器件同时形成在一个芯片上，以形成嵌入式半导体装置。例如将核心器件和输入输出器件集成在同一芯片内。核心器件承担了半导体器件的主要功能，对核心器件的性能要求越来越高，为适应对器件性能不断提出的更高要求，催生了四面控制的全包围栅结构(Gate-all-around)。具有全包围栅极(Gate-all-around)结构的半导体器件拥有有效地限制短沟道效应(Shortchanneleffect)的特殊性能，正是业界在遵循摩尔定律不断缩小器件尺寸的革新中所极其渴望的。全包围栅极结构中的薄硅膜构成的器件沟道被器件的栅极包围环绕，而且仅被栅极控制，从而减小短沟道效应。然而，性能较优的全包围栅极结构不一定适用于所有器件，现有技术中集成了多种功能器件的集成半导体器件性能较差。
技术实现思路
本专利技术解决的技术问题是提供一种半导体器件及其形成方法，以提高半导体器件的性能。为解决上述技术问题，本专利技术实施例提供一种半导体器件的形成方法，包括：提供半导体衬底，所述半导体衬底包括逻辑区和外围区；在逻辑区和外围区半导体衬底上分别形成初始鳍部和隔离结构，所述初始鳍部包括若干层沿半导体衬底表面法线方向重叠的第一鳍部层和第二鳍部层，所述第二鳍部层位于相邻两层第一鳍部层之间，所述隔离结构覆盖部分初始鳍部侧壁；在外围区初始鳍部侧壁形成保护层，所述保护层暴露出外围区初始鳍部顶部表面；去除外围区初始鳍部，在外围区的保护层内形成凹槽，所述凹槽底部表面低于隔离结构顶部表面；在所述凹槽内形成修正鳍部，所述修正鳍部的材料为单一材料；去除所述保护层，暴露出修正鳍部顶部和侧壁表面；形成横跨逻辑区初始鳍部的第一栅极结构，所述第一栅极结构包括第一栅介质层，且部分第一栅极结构替代逻辑区的第二鳍部层，所述第一栅极结构环绕逻辑区的第一鳍部层；形成横跨修正鳍部的第二栅极结构，所述第二栅极结构包括第二栅介质层，所述第二栅介质层厚度大于所述第一栅介质层厚度。可选的，所述修正鳍部的材料包括：单晶硅、单晶锗或者硅锗。可选的，在所述凹槽内形成修正鳍部的工艺包括：外延生长工艺。可选的，所述保护层还覆盖逻辑区初始鳍部顶部和侧壁。可选的，所述保护层的材料包括：氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅。可选的，所述保护层的形成方法包括：在半导体衬底表面形成初始保护层，所述初始保护层覆盖初始鳍部顶部和侧壁表面；在逻辑区的初始保护层表面形成掩膜层；以所述掩膜层为掩膜，回刻蚀所述初始保护层，直至暴露出外围区初始鳍部顶部表面形成所述保护层。可选的，还包括：在形成第一栅极结构和第二栅极结构之前，在半导体衬底上形成介质层，介质层内具有第一栅开口和第二栅开口；在所述第一栅开口内形成第一栅极结构，在所述第二栅开口内形成第二栅极结构。可选的，还包括：形成介质层前，形成横跨逻辑区初始鳍部的第一伪栅极结构，所述第一伪栅极结构覆盖部分逻辑区初始鳍部的侧壁和顶部表面；所述介质层覆盖第一伪栅极结构侧壁；所述第一栅开口的形成方法包括：去除第一伪栅极结构，在介质层中形成初始第一栅开口，所述初始第一栅开口位于逻辑区内；去除初始第一栅开口暴露出的逻辑区的第二鳍部层，在逻辑区介质层内形成第一栅开口。可选的，还包括：形成介质层前，形成横跨修正鳍部的第二伪栅极结构，所述第二伪栅极结构覆盖部分修正鳍部的侧壁和顶部表面；所述介质层覆盖第二伪栅极结构侧壁；所述第二栅开口的形成方法包括：去除第二伪栅极结构，在外围区介质层内形成第二栅开口；在所述第二栅开口内形成第二栅极结构。可选的，所述第一栅介质层包括第一界面层和第一栅介质本体层，所述第一界面层位于所述第一栅开口底部，所述第一栅介质本体层位于第一栅开口底部和侧壁，且所述第一栅介质本体层覆盖第一界面层表面。可选的，所述第二栅介质层包括第二界面层和第二栅介质本体层，所述第二界面层位于所述第二栅开口底部，所述第二栅介质本体层位于第二栅开口底部和侧壁，且所述第二栅介质本体层覆盖第二界面层表面。所述第二界面层厚度大于第一界面层厚度。可选的，所述第一栅介质本体层和第二栅介质本体层同时形成。可选的，形成介质层前，在所述修正鳍部表面形成所述第二界面层，所述第二栅开口暴露出第二界面层。可选的，所述第一伪栅极结构包括第一伪栅介质层和第一伪栅极层；所述第一栅开口的形成方法包括：去除第一伪栅极层，暴露出第一伪栅介质层，在介质层中形成初始第一栅开口，所述初始第一栅开口位于逻辑区内；去除第一伪栅介质层；去除第一伪栅介质层后，去除初始第一栅开口暴露出的逻辑区的第二鳍部层，在逻辑区介质层内形成第一栅开口。可选的，形成保护层前，在所述逻辑区初始鳍部顶部和侧壁以及外围区初始鳍部顶部和侧壁形成所述第一伪栅介质层，所述保护层暴露出外围区初始鳍部侧壁的第一伪栅介质层顶部表面和外围区初始鳍部顶部表面。可选的，形成凹槽后，形成修正鳍部前，去除外围区保护层侧壁的第一伪栅介质层。可选的，形成第一栅极结构或第二栅极结构前，去除保护层后，去除外围区保护层侧壁的第一伪栅介质层。可选的，形成所述初始鳍部的方法包括：在所述半导体衬底上形成鳍部材料膜，鳍部材料膜若干层沿半导体衬底表面法线方向重叠的第一鳍部膜、以及位于相邻两层第一鳍部层中的第二鳍部膜；在所述鳍部材料膜上形成图形化层；以所述图形化层为掩膜，刻蚀所述鳍部材料膜以形成初始鳍部，且使所述第一鳍部膜形成第一鳍部层，使所述第二鳍部膜形成第二鳍部层。可选的，所述第一鳍部层的材料和第二鳍部层的材料不同；所述第一鳍部层的材料为单晶硅或单晶锗硅；所述第二鳍部层的材料为单晶硅锗或单晶硅。本专利技术还提供一种半导体器件，包括：半导体衬底，所述半导体衬底包括逻辑区和外围区；位于逻辑区半导体衬底上的初始鳍部，所述初始鳍部包括若干层沿半导体衬底表面法线方向重叠的第一鳍部层；位于外围区半导体衬底上的修正鳍部，所述修正鳍部的材料为单一材料；位于半导体衬底表面的隔离结构，所述隔离结构覆盖部分初始鳍部和修正鳍部侧壁；横跨初始鳍部的第一栅极结构，第一栅极结构包括第一栅介质层，所述第一栅极结构环绕初始鳍部的第一鳍部层；横跨修正鳍部的第二栅极结构，所述第二栅极结构包括第二栅介质层，所述第二栅介质层厚度大于所述第一栅介质层厚度。与现有技术相比，本专利技术的技术方案具有以下有益效果：本专利技术技术方案提供的半导体器件的形成方法中，逻辑区用于形成逻辑器件，外围区用于形成外围器件，外围区的修正鳍部为单一材料，覆盖修正鳍部的第二栅介质层厚度较厚，能满足外围器件在较高电压下的性能要求。同时逻辑区的第一栅极结构环绕逻辑区的第一鳍部层，第一栅极结构对沟道的控制能力增强，逻本文档来自技高网...

【技术保护点】
1.一种半导体器件的形成方法，其特征在于，包括：/n提供半导体衬底，所述半导体衬底包括逻辑区和外围区；/n在逻辑区和外围区半导体衬底上分别形成初始鳍部和隔离结构，所述初始鳍部包括若干层沿半导体衬底表面法线方向重叠的第一鳍部层和第二鳍部层，所述第二鳍部层位于相邻两层第一鳍部层之间，所述隔离结构覆盖部分初始鳍部侧壁；/n在外围区初始鳍部侧壁形成保护层，所述保护层暴露出外围区初始鳍部顶部表面；/n去除外围区初始鳍部，在外围区的保护层内形成凹槽，所述凹槽底部表面低于隔离结构顶部表面；/n在所述凹槽内形成修正鳍部，所述修正鳍部的材料为单一材料；/n去除所述保护层，暴露出修正鳍部顶部和侧壁表面；/n形成横跨逻辑区初始鳍部的第一栅极结构，所述第一栅极结构包括第一栅介质层，且部分第一栅极结构替代逻辑区的第二鳍部层，所述第一栅极结构环绕逻辑区的第一鳍部层；/n形成横跨修正鳍部的第二栅极结构，所述第二栅极结构包括第二栅介质层，所述第二栅介质层厚度大于所述第一栅介质层厚度。/n

【技术特征摘要】
1.一种半导体器件的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底包括逻辑区和外围区；
在逻辑区和外围区半导体衬底上分别形成初始鳍部和隔离结构，所述初始鳍部包括若干层沿半导体衬底表面法线方向重叠的第一鳍部层和第二鳍部层，所述第二鳍部层位于相邻两层第一鳍部层之间，所述隔离结构覆盖部分初始鳍部侧壁；
在外围区初始鳍部侧壁形成保护层，所述保护层暴露出外围区初始鳍部顶部表面；
去除外围区初始鳍部，在外围区的保护层内形成凹槽，所述凹槽底部表面低于隔离结构顶部表面；
在所述凹槽内形成修正鳍部，所述修正鳍部的材料为单一材料；
去除所述保护层，暴露出修正鳍部顶部和侧壁表面；
形成横跨逻辑区初始鳍部的第一栅极结构，所述第一栅极结构包括第一栅介质层，且部分第一栅极结构替代逻辑区的第二鳍部层，所述第一栅极结构环绕逻辑区的第一鳍部层；
形成横跨修正鳍部的第二栅极结构，所述第二栅极结构包括第二栅介质层，所述第二栅介质层厚度大于所述第一栅介质层厚度。


2.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述修正鳍部的材料包括：单晶硅、单晶锗或者硅锗。


3.根据权利要求1所述的半导体器件的形成方法，其特征在于，在所述凹槽内形成修正鳍部的工艺包括：外延生长工艺。


4.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述保护层还覆盖逻辑区初始鳍部顶部和侧壁。


5.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述保护层的材料包括：氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅。


6.根据权利要求4所述的半导体器件的形成方法，其特征在于，所述保护层的形成方法包括：在半导体衬底上形成初始保护层，所述初始保护层覆盖初始鳍部顶部和侧壁表面；在逻辑区的初始保护层上形成掩膜层；以所述掩膜层为掩膜，回刻蚀所述初始保护层，直至暴露出外围区初始鳍部顶部表面形成所述保护层。


7.根据权利要求1所述的半导体器件的形成方法，其特征在于，还包括：在形成第一栅极结构和第二栅极结构之前，在半导体衬底上形成介质层，介质层内具有第一栅开口和第二栅开口；在所述第一栅开口内形成第一栅极结构，在所述第二栅开口内形成第二栅极结构。


8.根据权利要求7所述的半导体器件的形成方法，其特征在于，还包括：形成介质层前，形成横跨逻辑区初始鳍部的第一伪栅极结构，所述第一伪栅极结构覆盖部分逻辑区初始鳍部的侧壁和顶部表面；所述介质层覆盖第一伪栅极结构侧壁；所述第一栅开口的形成方法包括：去除第一伪栅极结构，在介质层中形成初始第一栅开口，所述初始第一栅开口位于逻辑区内；去除初始第一栅开口暴露出的逻辑区的第二鳍部层，在逻辑区介质层内形成第一栅开口。


9.根据权利要求7所述的半导体器件的形成方法，其特征在于，还包括：形成介质层前，形成横跨修正鳍部的第二伪栅极结构，所述第二伪栅极结构覆盖部分修正鳍部的侧壁和顶部表面；所述介质层覆盖第二伪栅极结构侧壁；所述第二栅开口的形成方法包括：去除第二伪栅极结构，在外围区介质层内形成第二栅开口；在所述第二栅开口内形成第二栅极结构。


10.根据权利要求8所述的半导体结构的形成方法，其特征在于，所述第一栅介质层包括第一界面层和第一栅介质本体层，所述...

【专利技术属性】
技术研发人员：周飞，
申请(专利权)人：中芯国际集成电路制造北京有限公司，中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：北京;11