沟槽型MOSFET的制作方法、沟槽型MOSFET和电子产品技术

本发明专利技术公开了一种沟槽型MOSFET的制作方法、沟槽型MOSFET和电子产品，可以有效解决导电层中出现空洞的技术问题，所述制备方法包括：提供衬底；形成从下往上依次位于所述衬底表面的氧化层X和导电层；对所述氧化层X与所述导电层进行刻蚀以形成多个突起结构，所述突起结构为沟槽的填充材料；在所述导电层上生长氧化层Y；在多个所述突起结构之间形成外延层，所述外延层上形成有PN结。所述沟槽型MOSFET是由沟槽型MOSFET的制作方法制备获得，电子产品包括上述沟槽型MOSFET。

The fabrication method of grooved MOSFET, grooved MOSFET and electronic products

【技术实现步骤摘要】
沟槽型MOSFET的制作方法、沟槽型MOSFET和电子产品
本专利技术属于半导体领域，具体涉及一种沟槽型MOSFET的制作方法、沟槽型MOSFET和电子产品。
技术介绍
现有MOSFET的制作方案，外延层上淀积TEOS(化学式Si(OC2H5)4)作为阻挡层，用沟槽光刻版将需要刻蚀区域裸露出来，然后进行干法刻蚀去除裸露的阻挡层，去除光刻胶后，用TEOS作阻挡进行沟槽的刻蚀。完成沟槽刻蚀后，进行栅氧的生长，多晶硅导电层的淀积。多晶硅导电层淀积完后，用多晶硅导电层的光刻版进行反刻。再用氧化层作钝化层，进行器件保护。现有技术这种方案，多晶硅导电层的淀积会出现空洞，如果空洞过大时，多晶硅导电层反刻腐蚀时导致多晶硅中心被刻开，导致后续淀积材料掉入空洞中，最终导致漏电，参数失效。
技术实现思路
本专利技术实施例的目的在于克服上述问题或者至少部分地解决或缓减解决上述问题，本专利技术的目的在于通过调整沟槽型MOSFET的制作方法来解决导电层的淀积出现空洞的技术问题。本专利技术提供了一种沟槽型MOSFET的制作方法，包括：提供衬底；形成从上到下依次位于所述衬底表面的氧化层X和导电层；对所述氧化层X层与所述导电层进行刻蚀以形成多个突起结构，所述突起结构为沟槽的填充材料；在所述导电层上生长氧化层Y；在多个所述突起结构之间形成外延层，所述外延层上形成有PN结。与现有技术相比，本专利技术提供的一种沟槽型MOSFET的制作方法中，首先从上到下依次在衬底表面形成氧化层X和导电层，然后对氧化层X与导电层进行刻蚀，以去除形成沟槽时无用部分，剩余部分为突起结构，突起结构为沟槽的填充材料，然后在突起结构之间形成外延层，在外延层上形成有PN结，本专利技术提供的技术方案先形成沟槽的填充材料，然后在填充沟槽周围部分，与现有技术先形成沟槽周围部分，然后才形成沟槽并填充沟槽相比，可以有效提高沟槽型MOSFET沟槽内导电层的填充存在空洞，引起的漏电问题，也可用来制造更小的沟槽，可大大提高MOSFET过流能力。另外一方面，本专利技术还提供了一种沟槽型MOSFET，所述沟槽型MOSFET是通过如上述实施例的制作方法制备。与现有技术相比，本专利技术提供的一种沟槽型MOSFET的有益效果与上述技术方案上述一种沟槽型MOSFET的制作方法的有益效果相同，此处不做赘述。另外一方面，本专利技术还提供了一种电子产品，所述电子产品包括由上述实施例制备的沟槽型MOSFET。与现有技术相比，本专利技术提供的一种电子产品的有益效果与上述技术方案上述一种沟槽型MOSFET的制作方法的有益效果相同，此处不做赘述。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本专利技术公开的一种沟槽型MOSFET的制作方法的流程图；图2为本专利技术公开的在衬底上生长氧化层X与导电层的结构示意图；图3为本专利技术公开的对氧化层X与导电层进行刻蚀以形成多个突起结构的结构示意图；图4为本专利技术公开的在导电层上生长氧化层Y的结构示意图；图5为本专利技术公开的去除氧化层Z的结构示意图；图6为本专利技术公开的生成外延层的结构示意图；图7为本专利技术公开的形成氧化层S的结构示意图；图8为本专利技术公开的形成N型区域的结构示意图；图9为本专利技术公开的刻蚀形成的接触孔并淀积金属的结构示意图。具体实施方式为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。需要说明的是，本专利技术的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本专利技术的实施例能够以除了在这里图示或描述的那些以外的顺序实施。申请人经过研究发现，现有技术中沟槽型MOSFET的沟槽中的导电层的淀积会出现空洞，如果空洞过大时，沟槽中的导电层刻蚀时导致多晶硅中心被刻开，导致后续淀积材料掉入空洞中，最终导致漏电，参数失效等技术问题。为了解决上述问题，在本专利技术实施例中提供了一种沟槽型MOSFET的制作方法、沟槽型MOSFET和电子产品，通过先做出沟槽型MOSFET沟槽内的填充材料，然后再作外延层，进而完成器件结构，这样可以有效解决了MOSFET沟槽内导电层的填充存在空洞，引起的漏电问题，另外也可用来制造更小的沟槽，可大大提高MOSFET过流能力。参考图1，本专利技术提供了一种沟槽型MOSFET的制作方法，包括：步骤S11，提供衬底；步骤S12，形成从上到下依次位于所述衬底表面的氧化层X和导电层；步骤S13，对所述氧化层X与所述导电层进行刻蚀以形成多个突起结构，所述突起结构为沟槽的填充材料；步骤S14，在所述导电层上生长氧化层Y；步骤S15，在多个所述突起结构之间形成外延层，所述外延层上形成有PN结。如图2-9所示，示出了沟槽型MOSFET的制作过程的结构示意图。如图2所示，执行步骤S11，提供衬底01；在本实施例，上述衬底01采用的硅衬底，但是本专利技术对衬底01的材料不做任何限制，在其它的实施例中，还可以采用例如锗或者硅锗的材料作为衬底01。继续参考图2，执行步骤S12，形成从上到下依次位于所述衬底表面的氧化层X02和导电层03；在本实施例，上述氧化层X02为氧化硅层，导电层03为导电材料，例如可以为多晶硅材料，但是本专利技术对氧化层X02和导电层03的材料不做任何限制，由于多晶硅材料熔点高，进行掺杂后电阻低的优点，所以在本实施例中选择多晶硅材料作为导电层03，可以作为沟槽型MOSFET的栅极材料，本专利技术是实施例中，氧化层X02是通过热氧生长的方式形成的，通过氧化层X02可以将衬底01表面钝化，可以保护Si免受后期制作中有可能发生的划擦和工艺损伤，能防止电性能退化并减少由潮湿、离子或其他外部沾污物引起的漏电流的通路，氧化层X02具体形成的厚度根据具体情况进行设定，由于热氧生长氧化硅层的工艺为本领域技术人员常用的工艺，所以在此不在赘述。导电层03是通过低压化学气相沉积方法形成的，导电层03具体形成的厚度根据具体情况进行设定，由于低压化学气相沉积工艺为本领域技术人员常用的沉积方法，所以在此不在赘述。参考图4，执行步骤S13，对所述氧化层X02与所述导电层03进行刻蚀以形成多个突起结构，所述突起结构为沟槽的填充材料；经过步骤S12后，得到了衬底01表面覆盖本文档来自技高网...

【技术保护点】
1.一种沟槽型MOSFET的制作方法，其特征在于，包括：/n提供衬底；/n形成从下往上依次位于所述衬底表面的氧化层X和导电层；/n对所述氧化层X与所述导电层进行刻蚀以形成多个突起结构，所述突起结构为沟槽的填充材料；/n在所述导电层上生长氧化层Y；/n在多个所述突起结构之间形成外延层，所述外延层上形成有PN结。/n

【技术特征摘要】
1.一种沟槽型MOSFET的制作方法，其特征在于，包括：
提供衬底；
形成从下往上依次位于所述衬底表面的氧化层X和导电层；
对所述氧化层X与所述导电层进行刻蚀以形成多个突起结构，所述突起结构为沟槽的填充材料；
在所述导电层上生长氧化层Y；
在多个所述突起结构之间形成外延层，所述外延层上形成有PN结。


2.如权利要求1所述的一种沟槽型MOSFET的制作方法，其特征在于，所述在所述导电层上生长氧化层Y同时还包括：在所述衬底表面形成氧化层Z；
在所述衬底表面形成氧化层Z之后包括：
去除氧化层Z。


3.如权利要求1所述的一种沟槽型MOSFET的制作方法，其特征在于，所述氧化层X包括第一氧化层，所述导电层包括第一导电层，所述衬底表面从下往上依次形成第一氧化层和第一导电层，所述突起结构从下往上依次由第一氧化层和第一导电层组成。


4.如权利要求3所述的一种沟槽型MOSFET的制作方法，其特征在于，所述氧化层X还包括第二氧化层，所述导电层还包括第二导电层，所述衬底表面从下往上依次形成第一氧化层、第一导电层、第二氧化层和第二导电层，所述突起结构从下往上依次由第一氧化层、第一导电层、第二氧化层和第二导电层组成。


5.如权利要求1所述的一种沟槽型MOSFET的制作方法，其特征在于，多个所述突起结构之间距离一...

【专利技术属性】
技术研发人员：诸舜杰，阮孟波，董建新，
申请(专利权)人：上海韦尔半导体股份有限公司，
类型：发明
国别省市：上海;31