【技术实现步骤摘要】
本专利技术涉及一种沟槽栅型igbt，尤其涉及关断特性的改善。
技术介绍
1、以往，作为驱动大功率电动机的电路的开关元件，广泛利用igbt(insulated gatebipolar transistor，绝缘栅双极晶体管)。
2、例如，专利文献1中示出，在沟槽栅型igbt中，在igbt的信道的下侧设置累积空穴的载流子存储(carrier store)层。
3、[
技术介绍
文献]
4、[专利文献]
5、[专利文献1]日本专利特开2005-347289号公报
技术实现思路
1、[专利技术要解决的问题]
2、这里，如果设置载流子存储层，那么能够降低igbt接通时的集电极-发射极间电压vce。然而，在igbt关断时，受残留的空穴的影响，关断所需的时间变长，从而能耗变大。
3、[解决问题的技术手段]
4、本专利技术的沟槽栅型igbt具有：半导体衬底；发射电极，形成在所述半导体衬底的正面上；集电极，形成在所述半导体衬底的背面上；p型的p集电极层，形成在所述集电极之上的所述半导体衬底的背面侧；n型的n漂移层，位于所述半导体衬底中的所述p集电极层之上；n型的载流子存储层，形成在所述n漂移层之上，且杂质浓度高于所述n漂移层；p型的p主体层，形成在所述半导体衬底的所述载流子存储层的正面侧；多个栅极沟槽，是从所述半导体衬底的正面侧介置台面区而离散地形成并朝向背面侧延伸到所述n漂移层的多个沟槽，且具有隔着绝缘膜形成在内部的栅
5、所述栅极沟槽与所述发射极沟槽排列配置，在将所述栅极沟槽表述为g，且将所述发射极沟槽表述为e的情况下，可以具有ggegegg排列。
6、另外，本专利技术的沟槽栅型igbt具有：半导体衬底；发射电极，形成在所述半导体衬底的正面上；集电极，形成在所述半导体衬底的背面上；p型的p集电极层，形成在所述集电极之上的所述半导体衬底的背面侧；n型的n漂移层，位于所述半导体衬底中的所述p集电极层之上；n型的载流子存储层，形成在所述n漂移层之上，且杂质浓度高于所述n漂移层；p型的p主体层，形成在所述半导体衬底的所述载流子存储层的正面侧；多个栅极沟槽，是从所述半导体衬底的正面侧介置台面区而离散地形成并朝向背面侧延伸到所述n漂移层的多个沟槽，且具有隔着绝缘膜形成在内部的栅极区域；多个发射极沟槽，是从所述半导体衬底的正面侧介置台面区而离散地形成并朝向背面侧延伸到所述n漂移层的多个沟槽，且具有隔着绝缘膜形成在内部并且连接于所述发射电极的发射极区域；第1台面区域，是所述台面区的所述p主体层，利用接点连接于所述发射电极，并且通过在正面侧形成所述发射极区域而作为信道发挥功能；及第2台面区域，是所述台面区的所述p主体层，利用接点连接于所述发射电极，并且通过不在正面侧形成所述发射极区域而不作为信道发挥功能；且所述第1台面区域及所述第2台面区域夹在所述栅极沟槽与所述发射极沟槽之间。
7、所述栅极沟槽与所述发射极沟槽排列配置，在将所述栅极沟槽表述为g，且将所述发射极沟槽表述为e的情况下，可以具有gegegeg排列。
8、所述接点可以包含：配线部，在从所述发射电极延伸到所述p主体层的中间部分的接触孔中延伸；及接点区域，设置在所述配线部的前端侧的所述p主体层内，且杂质浓度高。
9、[专利技术的效果]
10、根据本专利技术的沟槽型igbt，能够缩短关断所需的时间，减小关断时的能耗。
本文档来自技高网...【技术保护点】
1.一种沟槽栅型IGBT，具有：
2.根据权利要求1所述的沟槽栅型IGBT，其中
3.一种沟槽栅型IGBT，具有：
4.根据权利要求3所述的沟槽栅型IGBT，其中
5.根据权利要求1至4中任一项所述的沟槽栅型IGBT，其中
【技术特征摘要】
1.一种沟槽栅型igbt，具有：
2.根据权利要求1所述的沟槽栅型igbt，其中
3.一种沟槽栅型igbt，具有...
【专利技术属性】
技术研发人员：冈田哲也，新井宽己，
申请(专利权)人：上海韦尔半导体股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。