半导体结构与其制作工艺制造技术

本申请提供了一种半导体结构与其制作工艺。该半导体结构的制作工艺，包括：形成包括沟道孔的基底结构；在沟道孔中形成预备电荷捕获层；对预备电荷捕获层进行预定处理，使得预备电荷捕获层形成电荷捕获层，电荷捕获层的陷阱密度大于预备电荷捕获层的陷阱密度。上述的制作方法中，首先在沟道中形成预备电荷捕获层，然后对该预备电荷捕获层进行预定处理，预备电荷捕获层中的部分材料形成陷阱，从而使得形成的电荷捕获层中的陷阱数量大于预备电荷捕获层中的陷阱的数量。该制作方法形成电荷捕获层中的陷阱的数量较多，缓解了现有技术中的电荷捕获层中的陷阱的数量较少的问题，保证了器件的内存窗口相对较大，进而保证了器件具有良好的性能。

【技术实现步骤摘要】
半导体结构与其制作工艺
本申请涉及半导体领域，具体而言，涉及一种半导体结构与其制作工艺。
技术介绍
现有技术中，很多通常为电荷陷阱型存储器，即其结构中包括电荷捕获层，该电荷捕获层常常通过沉积复杂的Si-N-O材料来形成。目前，电荷捕获层中的陷阱的密度较小，使得存储器的内存窗口较小，使得存储器的包括可靠性等性能较差。在
技术介绍
部分中公开的以上信息只是用来加强对本文所描述技术的
技术介绍
的理解，因此，
技术介绍
中可能包含某些信息，这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。
技术实现思路
本申请的主要目的在于提供一种半导体结构与其制作工艺，以解决现有技术中的半导体器件中的电荷捕获层中的陷阱的密度较小的问题。为了实现上述目的，根据本申请的一个方面，提供了一种半导体结构的制作工艺，包括：形成基底结构；在所述基底结构的至少部分结构上形成预备电荷捕获层；对所述预备电荷捕获层进行预定处理，使得预备电荷捕获层形成电荷捕获层，所述电荷捕获层的陷阱密度大于所述预备电荷捕获层的陷阱密度。进一步地，所述预备电荷捕获层的材料包括基体材料和掺杂材料，所述掺杂材料在所述预定处理的过程中分解为气体或者分解为气体和由至少一种预定元素组成的固体物质，所述预定元素为所述基体材料中的元素。进一步地，所述掺杂材料包括臭氧、硅酸和聚乙二醇中的至少一种。进一步地，所述基体材料包括硅氧化合物、硅氮化合物、硅氧氮化合物以及高K介质中的至少一种。进一步地，对所述预备电荷捕获层进行预定处理包括：对所述预备电荷捕获层进行热处理，和/或对所述预备电荷捕获层进行紫外光处理。进一步地，所述制作工艺还包括：在所述基底结构上形成电荷阻挡层和电荷隧穿层，其中，所述电荷捕获层位于所述电荷阻挡层与所述电荷隧穿层之间。进一步地，所述基底结构包括沟道孔，所述基底结构包括沟道孔，所述电荷阻挡层、所述电荷捕获层和所述电荷隧穿层依次形成且至少位于所述沟道孔的侧壁和底部。进一步地，形成所述基底结构的过程包括：提供衬底；在所述衬底上形成预备堆叠结构，所述预备堆叠结构包括交替设置的第一绝缘介质层和牺牲层；在所述预备堆叠结构内形成露出所述衬底的所述沟道孔；在所述沟道孔中形成外延层，所述外延层穿过最靠近所述衬底的一个所述牺牲层和最靠近衬底的两个所述第一绝缘介质层。进一步地，在形成所述电荷捕获层之后，所述制作工艺还包括：在所述沟道孔的底部的所述电荷阻挡层、所述电荷捕获层和所述电荷隧穿层内形成第一凹槽，所述第一凹槽使得所述外延层的部分表面裸露；在所述沟道孔内形成被所述电荷隧穿层环绕的沟道层和第二绝缘介质层，所述沟道层环绕所述第二绝缘介质层，所述沟道层和所述第二绝缘介质层的顶表面低于所述沟道孔的开口；在所述沟道层和所述第二绝缘介质层上形成漏极接触结构，所述漏极接触结构埋入所述沟道孔内。为了实现上述目的，根据本申请的一个方面，提供了一种半导体结构，所述半导体结构包括：基底结构；电荷捕获层，所述电荷捕获层是预备电荷捕获层经过预定处理形成的，且所述电荷捕获层的陷阱密度大于所述预备电荷捕获层的陷阱密度。进一步地，所述预备电荷捕获层的材料包括基体材料和掺杂材料，所述掺杂材料在所述预定处理的过程中分解为气体或者分解为气体和由至少一种预定元素组成的固体物质，所述预定元素为所述基体材料中的元素。进一步地，所述掺杂材料包括臭氧、硅酸和聚乙二醇中的至少一种。进一步地，所述基体材料包括硅氧化合物、硅氮化合物、硅氧氮化合物以及高K介质中的至少一种。进一步地，所述预定处理包括以下至少之一：热处理、紫外光处理。进一步地，所述半导体结构还包括形成在所述基底结构上的电荷阻挡层和电荷隧穿层，其中，所述电荷捕获层位于所述电荷阻挡层与所述电荷隧穿层之间。进一步地，所述基底结构包括沟道孔，所述电荷阻挡层、所述电荷捕获层和所述电荷隧穿层至少位于所述沟道孔的侧壁和底部上且沿远离所述沟道孔的方向依次分布。进一步地，所述基底结构包括：衬底；堆叠结构，位于所述衬底的表面上，所述堆叠结构包括交替设置的第一绝缘介质层和金属栅极，所述堆叠结构内具有使得所述衬底裸露的所述沟道孔；外延层，位于所述沟道孔中，且所述外延层穿过最靠近所述衬底的一个所述牺牲层和最靠近衬底的两个所述第一绝缘介质层。进一步地，所述沟道孔的底部的所述电荷阻挡层、所述电荷捕获层和所述电荷隧穿层内具有第一凹槽，所述第一凹槽与所述外延层的部分表面抵接，所述半导体结构还包括：沟道层，位于剩余的所述沟道孔内以及所述第一凹槽内；第二绝缘介质层，位于所述沟道层的表面上，所述沟道层和所述第二绝缘介质层的顶表面低于所述沟道孔的开口；漏极接触结构，埋入所述沟道孔内且位于所述沟道层的表面上和所述第二绝缘介质层的表面上。应用本申请的技术方案，上述的制作方法中，首先在基底的部分结构上形成预备电荷捕获层，然后对该预备电荷捕获层进行预定处理，预备电荷捕获层中的部分材料形成陷阱，从而使得形成的电荷捕获层中的陷阱数量大于预备电荷捕获层中的陷阱的数量。该制作方法形成电荷捕获层中的陷阱的数量较多，缓解了现有技术中的电荷捕获层中的陷阱的数量较少的问题，保证了器件的内存窗口相对较大，进而保证了器件具有良好的性能。附图说明构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：图1示出了根据本申请的包括衬底、牺牲层以及第一绝缘介质层的结构的示意图；图2示出了刻蚀去除部分图1的结构后形成的包括沟道孔的结构的示意图；图3示出了在图2的结构中形成外延层后的结构的示意图；图4示出了在图3的沟道孔中形成电荷阻挡层后的结构的示意图；图5示出了在图4的结构中形成预备电荷捕获层后的结构示意图；图6示出了对图5的预备电荷捕获层进行处理后得到的结构示意图；图7示出了在图6结构的基础上形成电荷隧穿层后的结构示意图；图8示出了刻蚀去除部分图7的结构形成第一凹槽后的结构示意图；图9是示出了在图8的结构上形成预备沟道层后的结构示意图；图10示出了去除图9的部分预备沟道层后形成沟道层的结构示意图；图11示出了在图10的剩余的沟道孔中形成第二绝缘介质层后的结构示意图；图12示出了在图11的结构中形成外延层后的结构示意图；图13示出了去除图12中的牺牲层后的结构示意图；图14示出了在图13的外延层的裸露表面形成第三绝缘介质层后的结构示意图；图15示出了在图14的空隙处填充金属材料形成金属栅极后的结构示意图；以及图16示出了实施例的半导体结构中的部分结构的带隙图。其中，上述附图包括以下附图标记：10、衬底；11、沟道孔；12、第二凹槽；20、第一绝缘介质层；30、牺牲层；40、外延层；41、第一凹槽；50、电荷阻挡层；60、电荷捕获层；61、预备电荷捕获层；本文档来自技高网...

【技术保护点】
1.一种半导体结构的制作工艺，其特征在于，包括：/n形成基底结构；/n在所述基底结构的至少部分结构上形成预备电荷捕获层；/n对所述预备电荷捕获层进行预定处理，使得预备电荷捕获层形成电荷捕获层，所述电荷捕获层的陷阱密度大于所述预备电荷捕获层的陷阱密度。/n

【技术特征摘要】
1.一种半导体结构的制作工艺，其特征在于，包括：
形成基底结构；
在所述基底结构的至少部分结构上形成预备电荷捕获层；
对所述预备电荷捕获层进行预定处理，使得预备电荷捕获层形成电荷捕获层，所述电荷捕获层的陷阱密度大于所述预备电荷捕获层的陷阱密度。


2.根据权利要求1所述的制作工艺，其特征在于，所述预备电荷捕获层的材料包括基体材料和掺杂材料，所述掺杂材料在所述预定处理的过程中分解为气体或者分解为气体和由至少一种预定元素组成的固体物质，所述预定元素为所述基体材料中的元素。


3.根据权利要求2所述的制作工艺，其特征在于，所述掺杂材料包括臭氧、硅酸和聚乙二醇中的至少一种。


4.根据权利要求2所述的制作工艺，其特征在于，所述基体材料包括硅氧化合物、硅氮化合物、硅氧氮化合物以及高K介质中的至少一种。


5.根据权利要求1所述的制作工艺，其特征在于，对所述预备电荷捕获层进行预定处理包括：
对所述预备电荷捕获层进行热处理，和/或对所述预备电荷捕获层进行紫外光处理。


6.根据权利要求1至5中任一项所述的制作工艺，其特征在于，所述制作工艺还包括：
在所述基底结构上形成电荷阻挡层和电荷隧穿层，其中，所述电荷捕获层位于所述电荷阻挡层与所述电荷隧穿层之间。


7.根据权利要求6所述的制作工艺，其特征在于，所述基底结构包括沟道孔，所述电荷阻挡层、所述电荷捕获层和所述电荷隧穿层依次形成且至少位于所述沟道孔的侧壁和底部。


8.根据权利要求7中所述的制作工艺，其特征在于，形成所述基底结构的过程包括：
提供衬底；
在所述衬底上形成预备堆叠结构，所述预备堆叠结构包括交替设置的第一绝缘介质层和牺牲层；
在所述预备堆叠结构内形成露出所述衬底的所述沟道孔；
在所述沟道孔中形成外延层，所述外延层穿过最靠近所述衬底的一个所述牺牲层和最靠近衬底的两个所述第一绝缘介质层。


9.根据权利要求8所述的制作工艺，其特征在于，在形成所述电荷捕获层之后，所述制作工艺还包括：
在所述沟道孔的底部的所述电荷阻挡层、所述电荷捕获层和所述电荷隧穿层内形成第一凹槽，所述第一凹槽使得所述外延层的部分表面裸露；
在所述沟道孔内形成被所述电荷隧穿层环绕的沟道层和第二绝缘介质层，所述沟道层环绕所述第二绝缘介质层，所述沟道层和所述第二绝缘介质层的顶表面低于所述沟道孔的开口；
在所述沟道层和所述第二绝缘介...

【专利技术属性】
技术研发人员：欧阳颖洁，夏志良，苏睿，王启光，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北;42