本发明专利技术涉及半导体器件技术领域，具体公开了一种二维材料异质结背栅负电容隧穿晶体管，包括：半导体衬底(1)、第一高k介质层(2)、铁电材料层(3)、第二高k介质层(4)、第一二维材料层(5)、第二二维材料层(6)、金属源电极(7)、金属漏电极(8)，其充分发挥了负电容和二维材料的优势，提高了隧穿场效应晶体管的开态电流，降低了隧穿场效应晶体管的关态电流；还公开了一种二维材料异质结背栅负电容隧穿晶体管的制备方法，包括各材料层的生长方法，由于采用背栅结构，该器件制备工艺简单，与传统的半导体工艺兼容。
【技术实现步骤摘要】
二维材料异质结背栅负电容隧穿晶体管及制备方法
本专利技术属于半导体器件
，具体涉及一种二维材料异质结背栅负电容隧穿晶体管及制备方法。
技术介绍
随着半导体器件尺寸的减小，传统MOSFET(金属-氧化物半导体场效应晶体管)遇到了一系列小尺寸效应带来的问题：虽然MOSFET栅长持续减小，但其工作电压不能持续降低，这使得功耗成为MOSFET面临的主要挑战，这是因为MOSFET热电子发射的工作机制使其亚阈值摆幅无法低于60mV/dec；当MOSFET栅长减小时，最小亚阈值摆幅的限制使MOSFET的关态电流增加，MOSFET较高的关态电流是其静态功耗的主要来源。目前，技术人员主要通过减小关态电流的方法降低静态功耗。近年来，技术人员提出了一些亚阈值摆幅低于60mV/dec的低功耗器件，其中TFET(隧穿场效应晶体管)和NCFET(负电容晶体管)是最有效的低功耗晶体管。与传统MOSFET热电子发射的导通机制不同，TFET的主要导通机制为带带隧穿，该导通机制使TFET的亚阈值摆幅远远低于60mV/dec；NCFET的导通机制和MOSFET相同，但是与MOSFET不同的是NCFET在传统MOSFET的栅介质层中插入了一层铁电材料，高介电常数的铁电材料在栅压的控制下会发生偏转，表现出负电容效应，适当设置器件的参数可以获得栅压的放大，取得低于60mV/dec的亚阈值摆幅。这两种器件都具有低功耗的优势，且具有工作电压低、开关性能好、与CMOS工艺兼容等优点，但是TFET和NCFET各自具有一定的缺点，其中TFET带带隧穿的导通机制使其开态电流低于传统的MOSFET，NCFET虽然开态电流较高，但是亚阈值摆幅与铁电材料有关，较高介电常数的铁电材料在工艺中很难制备，因此NCFET虽然可以打破60mV/dec的亚阈值摆幅限制，但是其亚阈值摆幅仍然远高于TFET。因此，结合TFET和NCFET各自的优势，在TFET的栅介质中插入铁电材料，这样在保持TFET较低亚阈值摆幅的基础上可以实现较高的开态电流。二维半导体材料凭借其优异的物理化学性质受到广大研究者们的关注，研究者们发现以硫化物为代表的二维材料由于具有较高的迁移率、直接带隙、高开关比等性质，可以广泛应用在低功耗器件中；不同的二维材料具有不同的能带结构，当不同的二维材料堆叠形成异质结时，在开态条件下，载流子可以在异质结处实现带带隧穿。此外，由于二维材料异质结依赖范德瓦尔斯力形成，且二维材料异质结界面处缺陷较少，这有助于降低关态条件下的隧穿电流。二维材料异质结的带带隧穿过程中无需声子参与，可以实现电子的直接隧穿，这有助于提高开态电流。并且由于二维材料的厚度一般只有几纳米，所以有利于制备小尺寸器件。因此，二维材料异质结应用在TFET中将极大地发挥其优点。而且将TFET、NCFET、二维材料异质结结合在一起，即制备一种二维材料异质结的负电容隧穿晶体管成为一个亟待解决的问题。
技术实现思路
本专利技术的目的在于提出一种二维材料异质结背栅负电容隧穿晶体管的制备方法。由于超薄二维材料的应用，选取背栅结构有助于降低工艺对二维材料异质结的影响，因此，本专利技术提出的二维材料异质结背栅负电容隧穿晶体管为背栅结构。在传统的TFET栅介质中添加铁电材料，可以发挥负电容晶体管高开态电流的优势，使TFET在保持较低亚阈值摆幅的基础上，解决开态电流低的问题。将二维材料应用在TFET中，可以实现载流子的直接隧穿，相比传统三维半导体材料的间接隧穿，直接隧穿有助于提高开态电流，降低关态电流。本专利技术中选取合适的二维材料组成异质结，在关态条件下，异质结能带为交错式，异质结处无隧穿窗口形成，关态电流极低；在开态条件下，异质结能带为错层式，异质结处隧穿窗口形成，电子从导带直接隧穿到价带，可以获得较高的开态电流。本专利技术设计的TFET充分发挥了负电容和二维材料的优势，提高了TFET的开态电流，降低了TFET的关态电流。并且由于采用背栅结构，该器件制备工艺简单，与传统的半导体工艺兼容。根据上述思路，本专利技术的技术方案如下：1.一种二维材料异质结背栅负电容隧穿晶体管(如图1所示)，包括：半导体衬底1、第一高k介质层2、铁电材料层3、第二高k介质层4、第一二维材料层5、第二二维材料层6、金属源电极7、金属漏电极8；所述半导体衬底1置于最底层；所述第一高k介质层2、铁电材料层3、第二高k介质层4、第一二维材料层5从下到上依次叠放；所述第二二维材料层6、金属源电极7分别置放于第一二维材料层5上表面；所述金属漏电极8置放于第二二维材料层6上表面。作为上述方案的进一步说明，所述二维材料异质结背栅负电容隧穿晶体管的第一高k介质层2和第二高k介质层4的厚度均在1-2nm之间，铁电材料层3的厚度在3-5nm之间，第一二维材料层5和第二二维材料层6的厚度均在0.5-2nm之间。作为上述方案的进一步说明，第一二维材料层5和第二二维材料层6，这两种二维材料形成的异质结能带满足TFET的要求，即一侧的二维材料价带顶和另一侧的二维材料导带底位于k空间同一点，且该晶体管工作在关态时，第一二维材料层5和第二二维材料层6形成的异质结能带为交错式；该晶体管工作在开态条件时，第一二维材料层5和第二二维材料层6形成的异质结能带为错层式。2.上述二维材料异质结背栅负电容隧穿晶体管的制备方法，包括以下步骤：S1:选取直径为2英寸、晶向为(100)、电阻率为0.1～0.5Ω·cm、掺杂浓度为1×1018/cm3的P型Si半导体衬底1，并对其进行清洗去除表面的自然氧化物及杂质；S2:在清洗后的Si半导体衬底1表面通过原子层淀积(ALD)的方法生长厚度为1-2nm的第一高k介质层2；S3:在S2中制备的第一高k介质层2表面通过ALD的方法生长厚度为3-5nm的铁电材料层3；S4:在S3中制备的铁电材料层3表面通过ALD的方法生长厚度为1-2nm的第二高k介质层4；S5:在S4中制备的第二高k介质层4表面通过化学气相淀积(CVD)的方法或者机械剥离和干法转移的方法生长厚度为0.5-2nm的第一二维材料层5；S6:在S5中制备的第一二维材料层5的一端部分表面通过机械剥离和干法转移的方法或者CVD的方法制备厚度为0.5-2nm的第二二维材料层6；S7:在S5中制备的第一二维材料层5表面电子束蒸发金属源电极7；S8:在S6中制备的第二二维材料层6表面电子束蒸发金属漏电极8。作为上述方案的进一步说明，所述步骤S2和所述步骤S4中的第一高k介质层2和第二k介质层4选自Al2O3、HfO2、La2O3、ZrO2或其它介电常数大于SiO2的绝缘体。作为上述方案的进一步说明，所述步骤S3中的铁电材料层3选自Hf0.5Zr0.5O2。作为上述方案的进一步说明，所述第一二维材料层5和所述第二二维材料层6选自MoS2，WS2，MoTe2，WTe2等硫族化合物，且第一二维材料采用化学气象淀积(CVD)或机械剥离和干法转移的方法制得，第二二维材料采用机械剥离和干法转移或化学气象淀积(CVD)本文档来自技高网...
【技术保护点】
1.一种二维材料异质结背栅负电容隧穿晶体管，其特征在于，包括：半导体衬底(1)、第一高k介质层(2)、铁电材料层(3)、第二高k介质层(4)、第一二维材料层(5)、第二二维材料层(6)、金属源电极(7)、金属漏电极(8)；所述半导体衬底(1)置于最底层；所述第一高k介质层(2)、铁电材料层(3)、第二高k介质层(4)、第一二维材料层(5)从下到上依次叠放；所述第二二维材料层(6)、金属源电极(7)分别置放于第一二维材料层(5)上表面；所述金属漏电极(8)置放于第二二维材料层(6)上表面。/n
【技术特征摘要】
1.一种二维材料异质结背栅负电容隧穿晶体管，其特征在于，包括：半导体衬底(1)、第一高k介质层(2)、铁电材料层(3)、第二高k介质层(4)、第一二维材料层(5)、第二二维材料层(6)、金属源电极(7)、金属漏电极(8)；所述半导体衬底(1)置于最底层；所述第一高k介质层(2)、铁电材料层(3)、第二高k介质层(4)、第一二维材料层(5)从下到上依次叠放；所述第二二维材料层(6)、金属源电极(7)分别置放于第一二维材料层(5)上表面；所述金属漏电极(8)置放于第二二维材料层(6)上表面。
2.如权利要求1所述的一种二维材料异质结背栅负电容隧穿晶体管，其特征在于，所述第一高k介质层(2)、铁电材料层(3)、第二高k介质层(4)形成堆叠结构，作为栅介质。
3.如权利要求1所述的一种二维材料异质结背栅负电容隧穿晶体管，其特征在于，第一二维材料层(5)和第二二维材料层(6)为不同种材料，且二者堆叠形成的异质结能带满足要求：第一二维材料层(5)或第二二维材料层(6)的价带顶和第二二维材料(6)或第一二维材料(5)的导带底位于k空间同一位置。
4.如权利要求1所述的一种二维材料异质结背栅负电容隧穿晶体管，其特征在于，该晶体管工作在关态条件时，第一二维材料层(5)和第二二维材料层(6)形成的异质结能带为交错式；该晶体管工作在开态条件时，第一二维材料层(5)和第二二维材料层(6)形成的异质结能带为错层式。
5.如权利要求1所述的一种二维材料异质结背栅负电容隧穿晶体管，其特征在于，第一高k介质层(2)和第二高k介质层(4)的厚度均为1-2nm，铁电材料层(3)的厚度为3-5nm，第一二维材料层(5)和第二二维材料层(6)的厚度均为0.5-2nm。
6.一种二维材料异质结背栅负电容隧穿晶体管的制备方法，其特征在于，包括以下步骤：
S1:选取直径为2英寸、晶向为(100)、电阻率为0.1～0.5Ω·cm、掺杂浓度为1×1018/cm3的P型Si半导体衬底(1)，并对其进行清洗去除表面的自然氧化物及杂质；
S2:在清洗后的Si半导体衬底(1...
【专利技术属性】
技术研发人员：李伟，汪钰成，关赫，汪瑛，
申请(专利权)人：西北工业大学，
类型：发明
国别省市：陕西;61
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。