超高速大电流纵向绝缘栅双极型晶体管制造技术

超高速大电流纵向绝缘栅双极型晶体管，涉及功率半导体器件。本发明专利技术包括集电极、缓冲区、漂移区、欧姆接触重掺杂区、沟道区、发射区、绝缘介质层、主栅极，其特征在于，晶体管中部设置有电场加强单元，用于产生一个由集电极指向电场加强单元的电场，所述电场加强单元通过绝缘介质与晶体管其他部分隔离。本发明专利技术能够增大器件通态电流密度，也能加强漂移区内的电场调制效应，降低器件的漂移区电阻，降低通态压降；同时，该电场在器件要关断时还能够加速漂移区内过剩载流子的移除，大幅度缩短器件的关断时间，抑制拖尾电流现象。

【技术实现步骤摘要】
超高速大电流纵向绝缘栅双极型晶体管
本专利技术涉及功率半导体器件。
技术介绍
理想功率器件应该具有这样的特性：在正向导通模式，能在零导通压降下通过任何量的电流；在反向阻断模式下，能在零漏电流下，保持任何电压。进一步，理想功率器件应该能以零开关时间在导通态和关断态之间开关。但实际的功率器件并不能达到这样的特性，在功率半导体器件中，开关性能与导通性能一直都是一对矛盾的关系。双子导电功率半导体器件，例如IGBT，在具有大导通电流的情形下，参与导电的载流子数量较多，必然导致大量电荷在漂移区内贮存，这就意味着，当器件需要关断时，需要较长的时间将这些过剩载流子从漂移区内移除，会造成拖尾电流的现象。通态时载流子密度越大，拖尾电流现象越严重。在这个期间内，器件同时有较大的电流和电压，导致器件的开关功耗大，器件的开关性能较差，器件能工作的频率受到限制。为了解决双子导电功率半导体器件的拖尾电流问题，提高IGBT器件的工作频率，可以通过控制载流子寿命来使得漂移区内过剩载流子的移除时间缩短[T.Minato,“Semiconductorswitchingdeviceandmethodofcontrollingacarrierlifetimeinasemiconductorswitchingdevice,”U.S.Patent:5144402,Oct.18,2001.]，也有新的器件结构被提出用来解决拖尾电流的问题，比如阳极短路结构[P.A.Gough,M.R.Simpson,andV.Rumenik,“Fastswitchinglateralinsulatedgatetransistor,”inIEDMTech.Dig.,1986,pp.218–221.DOI:10.1109/IEDM.1986.191153]，载流子存储型IGBT结构[H.Takahashi,H.Haruguchi,H.Hagino,etal.Carrierstoredtrench-gatebipolartransistor(CSTBT)-novelpowerdeviceforhighvoltageapplication[C],ISPSD,Maui,HI,1996,349-352]，P浮空体区IGBT结构[K.Matsushita,Hi.Ninomiya,T.Naijoet,etal.LowGateCapacitanceIEGTwithTrenchShieldEmitter(IEGT-TSE)realizinghighfrequencyoperation[C].IEEEProc.OfISPSD,Kanazawa,2013,269-272]。这些方案都能够一定程度的提高双子导电功率半导体器件的性能，但在提高器件某一性能的情况下，器件的其他性能也随之降低了，并没有完全解决功率半导体器件导通性能与开关性能之间的矛盾。
技术实现思路
本专利技术所要解决的技术问题是，在提高双子导电半导体功率器件开关性能的同时，将半导体功率器件的导通性能也得到提高。本专利技术解决上述技术问题所采用的技术方案是，超高速大电流纵向绝缘栅双极型晶体管，包括集电极、缓冲区、漂移区、欧姆接触重掺杂区、沟道区、发射区、绝缘介质层、主栅极，其特征在于，晶体管中部设置有电场加强单元，用于产生一个由集电极指向电场加强单元的电场，所述电场加强单元通过绝缘介质与晶体管其他部分隔离。所述电场加强单元包括接地极、P型掺杂区、N型掺杂区、从栅极、接地极引出线、从栅极引出线，接地极设置于主栅极所在的一侧并由从栅极引出线引出，沿主栅极一侧向集电极一侧的方向，顺次串联设置接地极、P型掺杂区、N型掺杂区、从栅极。或者，所述电场加强单元包括接地极、P型掺杂区、N型掺杂区、从栅极、接地极引出线、从栅极引出线，接地极设置于主栅极所在的一侧并由从栅极引出线引出，沿主栅极一侧向集电极一侧的方向，顺次串联设置接地极、N型掺杂区、从栅极。或者，沿主栅极(8)一侧向集电极一侧的方向，顺次串联设置接地极(10)、P型掺杂区、P-区、N-区、N型掺杂区、从栅极。接地极掺杂为P+掺杂，从栅极掺杂为N+掺杂。在器件导通期间，集电极处于高电位，从栅极处于低电位，因此会产生一个由集电极指向电场加强单元的电场。该电场会加速空穴载流子向漂移区内运动，提高漂移区内载流子密度，提高器件的通态电流密度，加强漂移区电场调制效应，降低漂移区电阻，降低器件导通压降。在器件关断时，让从栅极(13)的低电位保持一段时间，维持由发射级指向从栅极的电场，该电场能够加速漂移区内过剩载流子的移除，在器件漂移区内过剩载流子基本被移除后再拉高从栅极的电位，以此缩短器件的关断时间。在器件要关断时，主栅极电压置为低，沟道区内的载流子通路关断，器件的集电极、电场加强单元、漂移区、沟道区组成一个PMOS结构，电场加强单元为这个PMOS的栅极。此时，只需要将PMOS关断，就可将整个器件关断。由于MOS结构是多子导电的器件，不存在过剩载流子贮存问题，因此器件能够实现快速的关断。附图说明图1是实施1中器件的截面图。图2是实施2中器件的截面图。图3是实施3中器件的截面图。图4是实施4中器件的截面图。图5是实施5中器件的截面图。具体实施方式本专利技术在传统纵向双子导电功率半导体器件的中部嵌入一个电场加强单元，使该纵向绝缘栅双极型晶体管器件在导通期间产生一个由集电极指向电场加强单元的电场，该电场能够在器件导通器件促进集电极的空穴载流子向漂移区运动，提高漂移区载流子浓度，以此增大器件通态电流密度，也能加强漂移区内的电场调制效应，降低器件的漂移区电阻，降低通态压降；同时，该电场在器件要关断时还能够加速漂移区内过剩载流子的移除，大幅度缩短器件的关断时间，抑制拖尾电流现象。本专利技术提出的超高速大电流纵向绝缘栅双极型晶体管能够同时提高器件的导通性能与开关性能。本专利技术提出了一种超高速大电流纵向绝缘栅双极型晶体管，旨在改善纵向绝缘栅双极型晶体管开关特性与导通特性，在改善纵向绝缘栅双极型晶体管的拖尾电流问题的同时使导通电流密度也得到提高。超高速大电流纵向绝缘栅双极型晶体管的器件结构包括集电极(1)、缓冲区(2)、漂移区(3)、欧姆接触重掺杂区(4)、沟道区(5)、发射极(6)、绝缘介质层(7)、主栅极(8)、电场加强单元(9)。所述电场加强单元包括接地极(10)、P型掺杂区(11)、N型掺杂区(12)、从栅极(13)、接地极引出线(15)、从栅极引出线(16)。在器件工作在导通态时，会产生一个由集电极(1)指向电场加强单元(9)的电场，该电场能够促进发射极的空穴向漂移区移动，增加漂移区内载流子的密度，从而提高器件的通态电流；在器件要关断时，使从栅极的低电位保持一段时间，维持由发射极指向从栅极的电场，该电场能够加速漂移区内过剩载流子的移除，缩短器件的关断时间，抑制拖尾电流现象。更具体的，超高速大电流纵向绝缘栅双极型晶体管包括集电极(1)、缓冲区(2)、漂移区(3)、欧姆接触重掺杂区(4)、沟道区(5)、本文档来自技高网...

【技术保护点】
1.超高速大电流纵向绝缘栅双极型晶体管，包括集电极(1)、缓冲区(2)、漂移区(3)、欧姆接触重掺杂区(4)、沟道区(5)、发射区(6)、绝缘介质层(7)、主栅极(8)，其特征在于，晶体管中部设置有电场加强单元(9)，用于产生一个由集电极(1)指向电场加强单元(9)的电场，所述电场加强单元(9)通过绝缘介质与晶体管其他部分隔离。/n

【技术特征摘要】
20180914 CN 20181107227271.超高速大电流纵向绝缘栅双极型晶体管，包括集电极(1)、缓冲区(2)、漂移区(3)、欧姆接触重掺杂区(4)、沟道区(5)、发射区(6)、绝缘介质层(7)、主栅极(8)，其特征在于，晶体管中部设置有电场加强单元(9)，用于产生一个由集电极(1)指向电场加强单元(9)的电场，所述电场加强单元(9)通过绝缘介质与晶体管其他部分隔离。


2.如权利要求1所述的超高速大电流纵向绝缘栅双极型晶体管，其特征在于，所述电场加强单元(9)包括接地极(10)、P型掺杂区(11)、N型掺杂区(12)、从栅极(13)、接地极引出线(15)、从栅极引出线(16)，接地极(10)设置于主栅极(8)所在的一侧并由从栅极引出线(16)引出，沿主栅极(8)一侧向集电极一侧的方向，顺次串联设置接地极(10)、P型掺杂区(11)、N型掺杂区(12)、从栅极(13)。


3.如权利要求1所述的超高速大电流纵向绝缘栅双极型晶体管，其特征在于，所述电场加强单元(9)包括接地极(10)、P型掺杂区(11)、N型掺杂区(12)、从栅极(13)、接地极引出线(15)、从栅极引出线(16)，接地极(10)设置于主栅极(8)所在的一侧并由从栅极引出线...

【专利技术属性】
技术研发人员：李俊宏，刘奎方，胡斌，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川;51