一种基于半导体电路的抗单粒子效应验证方法及系统技术方案

本发明专利技术适用于半导体领域，提供了一种基于半导体电路的抗单粒子效应验证方法及系统，包括：根据工艺条件建立器件三维模型；根据器件三维模型构建级联电路；对级联电路加载重粒子模型，生成仿真数据；根据仿真数据确定电路中的敏感节点；对级联电路进行单粒子瞬态分析，生成重粒子入射能量与瞬态电流的对应关系；根据敏感节点和对应关系构建分段电流模型；在分段电流模型中采集关键节点，生成模型数据对照表；调用模型数据对照表，构建分段线性电流源模型。本发明专利技术对级联电路加载重粒子模型后进行仿真，准确定位了电路中的敏感节点，并通过单粒子瞬态分析，实现对电路的抗单粒子效应能力的快速评估，保证产品抗辐照性能的同时合理控制芯片面积。

【技术实现步骤摘要】

本专利技术属于半导体领域，尤其涉及一种基于半导体电路的抗单粒子效应验证方法 及系统。
技术介绍
目前航天事业的迅速发展迫切需要高性能抗辐照的核心电子元器件，但是长期以 来，空间辐射导致器件和电路的性能明显退化和失效，严重制约着电子产品的可靠性和寿 命，单粒子效应是航天应用主要面临的辐射效应之一。 在辐射环境中，当高能粒子入射器件后，沿粒子径迹产生大量电子空穴对，并引起 耗尽区电场分离产生电荷，该电荷将会扩散到耗尽区，被有效的收集，从而形成瞬态电流。 同时，粒子穿过耗尽层时，注入的大量载流子使沿离子径迹的电势发生畸变，其等势线沿着 离子径迹向衬底形成漏斗势，该效应称为漏斗效应。漏斗区域内的载流子在漏斗电场的作 用下很快漂移到电极而被收集，使瞬间收集的电荷远远多于沉积在耗尽层的电荷。漏斗效 应消失后在浓度梯度的作用下电荷还会通过扩散机制进一步被收集。因此，漏斗效应拓展 了结电场，使之更深入衬底，即使距离结较远的电荷也可以通过漂移机制有效收集，从而增 加了入射节点的电荷收集，最终导致明显的瞬态电流。 在高能粒子入射轨迹上发生电荷淀积（直接电离或间接电离）的过程中，如果芯 片敏感节点发生电荷收集，就会引发单粒子效应。若该敏感节点为存储单元的节点，单粒 子能量足够高，作用时间足够长，则会引起存储单元的单粒子翻转。随着集成电路工艺的 特征尺寸不断缩小，尤其是进入到深亚微米工艺后，电路相应的节点电容减小，这意味着 更小能量的粒子也能引起存储单元的单粒子翻转，器件受单粒子翻转瞬态（Single Event Transient，SET)影响不断加剧，单粒子翻转将引起存储数据错误或电路状态错误，影响后 续操作，从而导致整个系统错误或崩溃，造成严重的后果。 然而，目前对于抗辐射器件的研制通常是通过试验手段去验证产品辐照性能的反 复过程，代价非常昂贵，而且一次反复的验证周期很长，同时相应的辐照资源也非常紧缺， 严重影响了相关产品的验证，不利于产品的快速应用。
技术实现思路
本专利技术实施例的目的在于提供一种基于半导体电路的抗单粒子效应验证方法，旨 在解决目前对于抗辐射器件验证代价昂贵、周期长的问题。 本专利技术实施例是这样实现的，一种基于半导体电路的抗单粒子效应验证方法，所 述方法包括下述步骤： 根据工艺条件建立器件三维模型，所述器件三维模型包括P管三维模型和N管三 维模型； 根据所述器件三维模型构建级联CMOS电路，待测半导体电路作为所述级联CMOS 电路的负载； 对所述级联CMOS电路加载重粒子模型，进行仿真生成仿真数据； 根据所述仿真数据中的失效点确定所述待测半导体电路中的敏感节点； 对所述级联CMOS电路加载重粒子模型，进行单粒子瞬态分析，生成重粒子入射能 量与瞬态电流的对应关系； 根据所述敏感节点和所述重粒子入射能量与瞬态电流的对应关系构建分段电流 模型； 在所述分段电流模型中采集关键节点，以生成模型数据对照表； 在仿真时调用所述模型数据对照表，构建分段线性电流源模型，以实现抗单粒子 效应验证。 本专利技术实施例的另一目的在于提供一种基于半导体电路的抗单粒子效应验证系 统，所述系统包括： 三维模型建立单元，用于根据工艺条件建立器件三维模型，所述器件三维模型包 括P管三维模型和N管三维模型； 电路构建单元，用于根据所述器件三维模型构建级联CMOS电路，待测半导体电路 作为所述级联CMOS电路的负载； 第一仿真单元，用于对所述级联CMOS电路加载重粒子模型，进行仿真生成仿真数 据； 失效分析单元，用于根据所述仿真数据中的失效点确定所述待测半导体电路中的 敏感节点； 单粒子瞬态分析单元，用于对所述级联CMOS电路加载重粒子模型，进行单粒子瞬 态分析，生成重粒子入射能量与瞬态电流的对应关系； 分段电流模型构建单元，用于根据所述敏感节点和所述重粒子入射能量与瞬态电 流的对应关系构建分段电流模型； 模型数据对照表生成单元，用于在所述分段电流模型中采集关键节点，以生成模 型数据对照表； 调用单元，用于在仿真时调用所述模型数据对照表，构建分段线性电流源模型，以 实现抗单粒子效应验证。 本专利技术实施例通过对级联CMOS电路加载重粒子模型后进行仿真，能够准确定位 电路中的敏感节点，并通过对级联CMOS电路进行单粒子瞬态分析，实现对电路的抗单粒子 效应能力的快速评估，进而完成电路加固优化设计，在保证产品抗辐照性能的同时，合理控 制芯片面积，从而可以有效减少人力和成本的消耗。【附图说明】 图1为本专利技术第一实施例提供的基于半导体电路的抗单粒子效应验证方法的流 程图； 图2为本专利技术实施例提供的深亚微米工艺下N管三维模型图； 图3为本专利技术实施例提供的级联CMOS电路结构图； 图4为本专利技术实施例提供的级联CMOS电路的效电路模型结构图； 图5为本专利技术实施例提供的深亚微米工艺下，不同LET值对应瞬态电流的波形 图； 图6为本专利技术实施例提供的瞬态电流分析图； 图7为本专利技术第二实施例提供的基于半导体电路的抗单粒子效应验证方法的流 程图； 图8为本专利技术第三实施例提供的基于半导体电路的抗单粒子效应验证方法的流 程图； 图9为本专利技术一实施例提供的基于半导体电路的抗单粒子效应验证系统的结构 图； 图10为本专利技术一实施例提供的基于半导体电路的抗单粒子效应验证系统的示例 结构图。【具体实施方式】 为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对 本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并 不用于限定本专利技术。 本专利技术实施例通过对级联CMOS电路加载重粒子模型后进行仿真，能够准确定位 电路中的敏感节点，并通过对级联CMOS电路进行单粒子瞬态分析，实现对电路的抗单粒子 效应能力的快速评估，进而完成电路加固优化设计，在保证产品抗辐照性能的同时，合理控 制芯片面积。 以下结合具体实施例对本专利技术的实现进行详细描述： 图1示出了本专利技术第一实施例提供的基于半导体电路的抗单粒子效应验证方法 的流程，为了便于说明，仅示出了与本专利技术相关的部分。 作为本专利技术一实施例，该基于半导体电路的抗单粒子效应验证方法包括下述步 骤： 在步骤SlOl中，根据工艺条件建立器件三维模型，该器件三维模型包括P管三维 模型和N管三维模型； 在本专利技术实施例中，根据工艺要求和工艺模型文件，结合器件工艺布局信息，使用 半导体工艺模拟以及器件模拟工具（Technology Computer Aided Design,TCAD)构建器件 模型，以深亚微米工艺为例，建立器件外部结构三维仿真视图，参见图2,仿真模拟的物理模 型选择了 Philips统一迁移率模型、SRH复合模型（Shockley-Read-Hall，TCAD工具包中用 于构建和描述恒定载流子寿命的模型)、Auger复合模型(又称俄歇复合模型，是电子与空穴 直接复合、而同时将能量交给另一个自由载流子的过程的模型)、速率饱和模型和禁带变窄 模型。Philips统一迁移率模型可以精确模拟双极器件中多子和少子的迁移率，SRH复合模 型和Auger复合模型可以很好模拟高电场下，电子和空穴浓度较高的情况。 在步骤S102中，根据器件三维模型构建级联CMOS电路，待测半导体电路作为级联 CMOS电本文档来自技高网...

【技术保护点】
一种基于半导体电路的抗单粒子效应验证方法，其特征在于，所述方法包括下述步骤：根据工艺条件建立器件三维模型，所述器件三维模型包括P管三维模型和N管三维模型；根据所述器件三维模型构建级联CMOS电路，待测半导体电路作为所述级联CMOS电路的负载；对所述级联CMOS电路加载重粒子模型，进行仿真生成仿真数据；根据所述仿真数据中的失效点确定所述待测半导体电路中的敏感节点；对所述级联CMOS电路加载重粒子模型，进行单粒子瞬态分析，生成重粒子入射能量与瞬态电流的对应关系；根据所述敏感节点和所述重粒子入射能量与瞬态电流的对应关系构建分段电流模型；在所述分段电流模型中采集关键节点，以生成模型数据对照表；在仿真时调用所述模型数据对照表，构建分段线性电流源模型，以实现抗单粒子效应验证。

【技术特征摘要】

【专利技术属性】
技术研发人员：李孝远，陈益冬，罗春华，邱嘉敏，
申请(专利权)人：深圳市国微电子有限公司，
类型：发明
国别省市：广东;44